[发明专利]沟槽隔离结构的制造方法有效
| 申请号： | 201610164223.0 | 申请日： | 2016-03-22 |
| 公开（公告）号： | CN107221511B | 公开（公告）日： | 2020-09-29 |
| 发明（设计）人： | 刘士豪;廖志成;许静宜;魏云洲 | 申请（专利权）人： | 世界先进积体电路股份有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 张德斌;姚亮 |
| 地址： | 中国台湾新竹*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种沟槽隔离结构的制造方法，其包含提供基底，在基底上形成图案化遮罩层，利用图案化遮罩层对基底实施第一蚀刻步骤，以在基底中形成沟槽，在沟槽中与图案化遮罩层上形成介电材料，其中在图案化遮罩层上的介电材料具有第一高度，实施回蚀刻步骤，使在图案化遮罩层上的介电材料由第一高度缩减为第二高度，以及实施平坦化工艺，以去除图案化遮罩层上的介电材料，其中平坦化工艺使用研磨垫，并且在研磨垫的中心部分施加第一压力，在研磨垫的边缘部分施加第二压力，其中第二压力大于第一压力。 | ||
| 搜索关键词： | 沟槽 隔离 结构 制造 方法 | ||
【主权项】：
一种沟槽隔离结构的制造方法，包括：提供基底；在该基底上形成图案化遮罩层；利用该图案化遮罩层对该基底实施第一蚀刻步骤，以在该基底中形成沟槽；在该沟槽中与该图案化遮罩层上形成介电材料，其中在该图案化遮罩层上的该介电材料具有第一高度；实施回蚀刻步骤，使在该图案化遮罩层上的该介电材料由该第一高度缩减为第二高度；以及实施平坦化工艺，以去除该图案化遮罩层上的该介电材料，其中该平坦化工艺使用研磨垫，并且在该研磨垫的中心部分施加第一压力，在该研磨垫的边缘部分施加第二压力，其中该第二压力大于该第一压力。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司，未经世界先进积体电路股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610164223.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
