[发明专利]数据处理装置及数据处理方法

摘要

本发明实施例提供一种数据处理装置和数据处理方法，该数据处理装置的内存和CPU集成在一个封装上，该数据处理装置包括数据颗粒，差错校验纠正ECC颗粒，双倍速率同步动态随机存储器DDR控制器，DDR物理接口PHY，数据颗粒和ECC颗粒为数据位宽相同的DDR颗粒，DDR PHY与数据颗粒和ECC颗粒的数据接口连接，DDR控制器包括第一校验模块、第二校验模块和缓存模块，第一校验模块和第二校验模块分别与缓存模块连接，第一校验模块和第二校验模块的第一类接口通过DDR PHY与数据颗粒的数据接口连接，第一校验模块和第二校验模块的第二类接口通过DDR PHY与ECC颗粒的数据接口连接。本发明实施例提高了校验效果，充分利用了ECC的存储空间。

主权项

1.一种数据处理装置，其特征在于，所述数据处理装置的内存和CPU集成在一个封装上，所述数据处理装置包括数据颗粒，差错校验纠正ECC颗粒，双倍速率同步动态随机存储器DDR控制器，DDR物理接口PHY，所述数据颗粒和所述ECC颗粒为数据位宽相同的DDR颗粒，所述DDR PHY与所述数据颗粒和所述ECC颗粒的数据接口连接，且所述DDR PHY的DDR接口的数据位宽为所述数据颗粒和所述ECC颗粒的数据位宽之和，所述DDR控制器通过所述DDR PHY与所述数据颗粒和ECC颗粒的数据接口连接，其中，所述数据颗粒的数据总位宽为k位，k＝2ⁿ，n为大于等于4的整数；所述DDR控制器包括第一校验模块、第二校验模块和缓存模块，所述第一校验模块和所述第二校验模块分别与所述缓存模块连接，所述第一校验模块和第二校验模块的第一类接口通过所述DDR PHY与所述数据颗粒的数据接口连接，所述第一校验模块和所述第二校验模块的第二类接口通过所述DDR PHY与所述ECC颗粒的数据接口连接；所述第一校验模块用于从所述缓存模块获取第一组数据，对所述第一组数据进行ECC校验，产生k/8位ECC校验码，并通过所述第一校验模块的第一类接口将所述第一组数据存储在所述数据颗粒中，通过所述第一校验模块的第二类接口将所述k/8位ECC校验码存储在所述ECC颗粒中；所述第二校验模块用于从所述缓存模块获取第二组数据，对所述第二组数据进行ECC校验，产生另外k/8位ECC校验码，并通过所述第二校验模块的第一类接口将所述第二组数据存储在所述数据颗粒中，通过所述第二校验模块第二类接口将所述另外k/8位ECC校验码存储在所述ECC颗粒中，其中，所述第一组数据和第二组数据均包含k/2位缓存数据。