[发明专利]一种抗单粒子瞬态的时钟驱动电路

摘要

本发明公开了一种抗单粒子瞬态的时钟驱动电路，由两类反相器构成双输入、双输出反相器DIDO和双输入、单输出反相器DISO，所采用的两类反相器的具体数目及其连接方式依据设计电路的复杂程度及其所采用的时钟设计方案而定。DIDO和DISO均包含两个PMOS晶体管和两个NMOS晶体管。在基于双输入、双输出以及双输入、单输出时钟反相器的时钟分布网络中，双输入、双输出反相器上产生的单粒子瞬态脉冲传播到时钟叶节点的概率为零。因此，本发明显著地提高时钟分布网络抗单粒子瞬态的能力，有效地降低时钟分布网络受到辐射粒子轰击后各个时钟叶节点上产生单粒子瞬态脉冲的概率。因此，本发明的抗单粒子瞬态的时钟加固电路的抗单粒子瞬态能力要显著优于传统未加固的时钟电路。

主权项

一种抗单粒子瞬态的时钟驱动电路，其特征在于，包括两类反相器：双输入、双输出的反相器和双输入、单输出的反相器；两类反相器的具体数目及其连接方式依据设计电路的复杂程度及其所采用的时钟设计方案而定；双输入、双输出的反相器包括两个输入端口I1_D、I2_D，两个输出端口ZN1_D、ZN2_D，两个PMOS晶体管记为第一PMOS管、第二PMOS管，和两个NMOS晶体管记为第一NMOS管、第二NMOS管；其中，第一PMOS管的栅极Pg1_D连接双输入、双输出反相器的输入端口I1_D，源极Ps1_D连接电源VDD，漏极Pd1_D连接双输入、双输出反相器的输出端口ZN1_D；第二PMOS管的栅极Pg2_D连接双输入、双输出反相器的输入端口I2_D，源极Ps2_D连接电源VDD，漏极Pd2_D连接双输入、双输出反相器的输出端口ZN2_D；第一NMOS管的栅极Ng1_D连接双输入、双输出反相器的输入端口I2_D，源极Ns1_D连接地VSS，漏极Nd1_D连接双输入、双输出反相器的输出端口ZN1_D；第二NMOS管的栅极Ng2_D连接双输入、双输出反相器的输入端口I1_D，源极Ns2_D连接地VSS，漏极Nd2_D连接双输入、双输出反相器的输出端口ZN2_D；双输入、单输出的反相器包括两个输入端口I1_S、I2_S，一个输出端口ZN_S；两个PMOS晶体管记为第三PMOS管、第四PMOS管，和两个NMOS晶体管第三NMOS管、第四NMOS管；其中，第三PMOS管的栅极Pg3_S连接双输入、单输出反相器的输入端口I1_S，源极Ps3_S连接电源VDD，漏极Pd3_S连接第四PMOS管的源极Ps4_S；第四PMOS管的栅极Pg4_S连接双输入、单输出反相器的输入端口I2_S，源极Ps4_S连接第三PMOS管的漏极Pd3_S，漏极Pd4_S连接双输入、单输出反相器的输出端口ZN_S；第三NMOS管的栅极Ng3_S连接双输入、单输出反相器的输入端口I2_S，源极Ns3_S连接第四NMOS管的漏极Nd4_S，漏极Nd3_S连接双输入、单输出反相器的输出端口ZN_S；第四NMOS管的栅极Ng4_S连接双输入、单输出反相器的输入端口I1_S，源极Ns4_S连接地VSS，漏极Nd4_S连接第三NMOS管的源极Ns3_S。