[发明专利]VDMOS器件的制作方法在审
| 申请号： | 201610224087.X | 申请日： | 2016-04-12 |
| 公开（公告）号： | CN107293491A | 公开（公告）日： | 2017-10-24 |
| 发明（设计）人： | 赵圣哲;马万里 | 申请（专利权）人： | 北大方正集团有限公司;深圳方正微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京同立钧成知识产权代理有限公司11205 | 代理人： | 张莲莲,刘芳 |
| 地址： | 100871 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种VDMOS器件的制作方法，包括在半导体基底上自下而上依次形成N层阻挡层，第M层的阻挡层的宽度小于下方相邻的第M‑1层的阻挡层的宽度，其中N为大于或等于2的正整数，M大于或等于2且小于或等于N；在各阻挡层上形成具有图案的掩膜层；以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。根据本发明，通过一次刻蚀就能够在半导体基底上形成不同深度的沟槽，大大简化了VDMOS器件的制作工艺，减少了清洗操作，进而能够尽量避免沟槽的形貌遭到破坏，保证VDMOS器件的良品率。 | ||
| 搜索关键词： | vdmos 器件 制作方法 | ||
【主权项】：
一种VDMOS器件的制作方法，其特征在于，包括：在半导体基底上自下而上依次形成N层阻挡层，第M层的阻挡层的宽度小于下方相邻的第M‑1层的阻挡层的宽度，其中N为大于或等于2的正整数，M大于或等于2且小于或等于N；在各阻挡层上形成具有图案的掩膜层；以所述掩膜层为掩膜，刻蚀各所述阻挡层以及各阻挡层下方的半导体基底，以在所述半导体基底中形成不同深度的沟槽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北大方正集团有限公司;深圳方正微电子有限公司，未经北大方正集团有限公司;深圳方正微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610224087.X/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构的制造方法
- 下一篇：半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
