[发明专利]一种基于MapReduce的K-means聚类算法FPGA加速系统有效
| 申请号： | 201610308843.7 | 申请日： | 2016-05-11 |
| 公开（公告）号： | CN107368375B | 公开（公告）日： | 2019-11-12 |
| 发明（设计）人： | 李开;曹计昌;邹复好;阳美玲;黄浩 | 申请（专利权）人： | 华中科技大学 |
| 主分类号： | G06F9/54 | 分类号： | G06F9/54;G06F13/40;G06K9/62 |
| 代理公司： | 华中科技大学专利中心 42201 | 代理人： | 梁鹏 |
| 地址： | 430074 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种基于MapReduce的K‑means聚类算法FPGA加速系统，该加速系统主要包括Map任务数据收发子系统、Map任务加速子系统、Reduce任务数据收发子系统和Reduce任务加速子系统，Map任务数据收发子系统传送来自PCIe端的相应数据给Map任务加速子系统，并将Map任务加速子系统的最终计算结果回传给PCIe端；Reduce任务数据收发子系统传送来自PCIe端的相应数据给Reduce任务加速子系统，并将Reduce任务加速子系统的最终计算结果回传给PCIe端。按照本发明实现的加速系统，将所需要进行的耗时计算过程从上层中分离出来，采用专用的硬件系统来进行相应的计算，并且系统中的各模块采用流水线设计和并行处理方法，大大提高了运算处理速度。 | ||
| 搜索关键词： | 一种 基于 mapreduce means 算法 fpga 加速 系统 | ||
【主权项】：
1.一种基于MapReduce的K‑means聚类算法FPGA加速系统，其特征在于，该加速系统可模块化设计，可多个独立并行设置于集群中实现加速；所述加速系统包括：Map任务数据收发子系统、Map任务加速子系统、Reduce任务数据收发子系统和Reduce任务加速子系统；所述Map任务数据收发子系统传送来自PCIe端的对应数据给所述Map任务加速子系统，并将所述Map任务加速子系统的计算结果数据回传给PCIe端；所述Reduce任务数据收发子系统传送来自所述PCIe端的对应数据给所述Reduce任务加速子系统，并将所述Reduce任务加速子系统最终计算结果回传给PCIe端；所述Reduce任务加速子系统完成K‑means聚类算法中单个MapReduce任务的Reduce计算阶段，即计算K个类簇的聚类中心；所述Map任务加速子系统完成所述K‑means聚类算法中单个MapReduce任务的Map计算阶段，即计算数据对象与K个所述聚类中心的距离，并将所述数据对象指派到一个距离其最近的聚类中心所在的类簇。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华中科技大学，未经华中科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610308843.7/，转载请声明来源钻瓜专利网。
- 上一篇：分布式容器管理方法及系统
- 下一篇：消息发送方法及装置、扩展方法、终端
