[发明专利]三维半导体存储器装置及其操作方法有效

专利信息
申请号: 201610341728.X 申请日: 2016-05-20
公开(公告)号: CN106169307B 公开(公告)日: 2021-03-19
发明(设计)人: 李昌炫;李到显;朴泳雨;安洙珍;李载悳 申请(专利权)人: 三星电子株式会社
主分类号: G11C16/10 分类号: G11C16/10;G11C16/04;G11C16/34;H01L27/11573;H01L27/11582;H01L27/11556;H01L29/16;H01L27/11526;H01L27/1157;H01L27/11529;H01L29/04
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 韩明星;刘灿强
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开一种三维半导体存储器装置及其操作方法,该三维半导体存储器装置包括:单元阵列,形成在第一基底上;以及外围电路,形成在被第一基底至少部分地叠置的第二基底上,其中外围电路被构造为提供用于控制单元阵列的信号。单元阵列包括:绝缘图案和栅极图案,交替堆叠在第一基底上;至少第一支柱,形成在与第一基底垂直的方向上,并且通过绝缘图案和栅极图案而与第一基底接触。三维半导体存储器装置还包括:包括与第一基底相邻的第一栅极图案和第一支柱的第一地选择晶体管,以及包括位于第一栅极图案上的第二栅极图案和第一支柱的第二地选择晶体管,其中,第一地选择晶体管不可编程,第二地选择晶体管是可编程的。
搜索关键词: 三维 半导体 存储器 装置 及其 操作方法
【主权项】:
一种三维半导体存储器装置,所述三维半导体存储器装置包括:单元阵列,形成在第一基底上;以及外围电路,形成在被第一基底至少部分地叠置的第二基底上,外围电路被构造为提供用于控制单元阵列的信号,其中,单元阵列包括:绝缘图案和栅极图案,交替堆叠在第一基底上;以及至少一个第一支柱,形成在与第一基底垂直的方向上,并且通过绝缘图案和栅极图案而与第一基底接触,其中,第一地选择晶体管包括与第一基底相邻的第一栅极图案和第一支柱,第二地选择晶体管包括位于第一栅极图案上的第二栅极图案和第一支柱,并且其中,第一地选择晶体管不可编程,第二地选择晶体管是可编程的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610341728.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top