[发明专利]超结器件及其制造方法有效

专利信息
申请号: 201610404835.2 申请日: 2016-06-08
公开(公告)号: CN107482061B 公开(公告)日: 2020-12-04
发明(设计)人: 曾大杰;肖胜安 申请(专利权)人: 深圳尚阳通科技有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336;H01L29/06
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 518057 广东省深圳市南山区高新*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种超结器件,包括:形成于N型外延层中的由多个P型柱和N型柱交替排列组成的超结结构,在P型柱顶部形成有P型体区JFET注入区形成于各相邻的P型体区之间的N型柱的表面;在JFET注入区的底部还形成有第二N型区;第二N型区和P型体区在超结结构的顶部形成顶部电荷平衡区,以提升位于超结结构顶部的电场强度。本发明还公开了一种超结器件的制造方法。本发明器件能提高击穿电压,降低比导通电阻,能降低最大反向恢复电流,能增加栅漏电容、降低开关速度,改善EMI性能。
搜索关键词: 器件 及其 制造 方法
【主权项】:
一种超结器件,其特征在于,包括:N型外延层,在所述N型外延层中形成有由多个P型柱和N型柱交替排列组成的超结结构,所述N型柱由各所述P型柱之间的所述N型外延层组成;在各所述P型柱顶部形成有P型体区,各所述P型体区还横向延伸到邻近的所述N型柱的顶部;在各所述P型体区表面依次形成有栅介质层和多晶硅栅,被所述多晶硅栅覆盖的所述P型体区表面用于形成沟道;JFET注入区形成于各相邻的所述P型体区之间的所述N型柱的表面,所述JFET注入区用于降低超结器件的导通电阻;在所述JFET注入区的底部还形成有第二N型区,所述第二N型区和所述P型体区在所述N型柱和所述P型柱的顶部形成顶部电荷平衡区,以提升位于所述P型体区的深度范围内的所述超结结构顶部的电场强度并降低器件的导通电阻。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳尚阳通科技有限公司,未经深圳尚阳通科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610404835.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top