[发明专利]一种D触发器有效
| 申请号： | 201610460124.7 | 申请日： | 2016-06-22 |
| 公开（公告）号： | CN107528566B | 公开（公告）日： | 2020-09-25 |
| 发明（设计）人： | 侯开华;陈志强;鱼江华;陈乃霞;张凤娟 | 申请（专利权）人： | 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/3562 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 100176 北京市大兴*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种D触发器，所述D触发器包括：组合逻辑结构，用于实现当数据信号和输出信号的电位相同时，内部时钟信号保持高电位不变，内部时钟信号的反相信号保持低电位不变，当数据信号和输出信号的电位不同时，内部时钟信号跟随外部时钟信号变化；内部时钟控制结构，与所述组合逻辑结构连接，用于传输数据信号及数据信号的反相信号；差分结构，与所述内部时钟控制结构连接，用于补偿由NMOS管传输高电平造成的阈值损失；锁存结构，与所述内部时钟控制结构连接，用于缓存输出信号及输出信号的反相信号；输出结构，与所述锁存结构连接，用于输出所述输出信号。通过本发明提供的一种D触发器，解决了现有D触发器时钟信号功耗过大的问题。 | ||
| 搜索关键词： | 一种 触发器 | ||
【主权项】：
一种D触发器，其特征在于，所述D触发器包括：组合逻辑结构，用于实现当数据信号和输出信号的电位相同时，内部时钟信号保持高电位不变，内部时钟信号的反相信号保持低电位不变，当数据信号和输出信号的电位不同时，内部时钟信号跟随外部时钟信号变化；内部时钟控制结构，与所述组合逻辑结构连接，用于传输数据信号及数据信号的反相信号；差分结构，与所述内部时钟控制结构连接，用于补偿由NMOS管传输高电平造成的阈值损失；锁存结构，与所述内部时钟控制结构连接，用于缓存输出信号及输出信号的反相信号；输出结构，与所述锁存结构连接，用于输出所述输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610460124.7/，转载请声明来源钻瓜专利网。
- 上一篇：声波谐振器、滤波器和多工器
- 下一篇：注入锁定振荡器及包括其的半导体器件
