[发明专利]一种集成肖特基二极管的积累型屏蔽栅MOSFET

摘要

本发明属于半导体技术，特别涉及一种积累型的屏蔽栅MOSFET集成肖特基二极管，形成于硅衬底上且屏蔽栅MOSFET和肖特基二极管的形成区域分开且相邻。积累型屏蔽栅MOSFET具有屏蔽栅的结构，肖特基二极管具有和屏蔽栅MOSFET同样的沟槽结构；肖特基二极管通过源极金属填充到沟槽顶部来在沟槽侧面形成肖特基接触，减少了占用的芯片面积；同时，肖特基二极管的形成工艺与MOSFET形成工艺兼容，减少了工艺步骤。肖特基二极管反向偏置时，槽14内的多晶硅7与N+型漂移区2之间存在电场，N+型漂移区2产生耗尽，耗尽区向N+型漂移区2内扩展，最终完全耗尽，防护了肖特基结的击穿，减小了肖特基二极管反向的漏电流。

主权项

一种集成肖特基二极管的积累型屏蔽栅MOSFET，包括MOSFET区域(12)和肖特基区域(13)；所述MOSFET区域(12)和肖特基区域(13)均包括从下至上依次层叠设置的第一金属层(11)、N++型重掺杂衬底(1)、N+型漂移区(2)、N‑型掺杂区(3)和第二金属层(10)；所述MOSFET区域(12)的N‑型掺杂区(3)中具有第一槽(5)和N+型重掺杂区(4)；所述N+型重掺杂区(4)的上表面与第二金属层(10)接触；所述第一槽(5)位于N+型重掺杂区(4)之间，且第一槽(5)的下端延伸至N+型漂移区(2)中；所述第一槽(5)的上表面与第二金属层(10)接触，所述第一槽(5)中填充有介质(6)，所述第一槽(5)中还具有第一多晶硅(7)和第二多晶硅(8)，所述第一多晶硅(7)和第二多晶硅(8)均位于介质(6)中，且第二多晶硅(8)位于第一多晶硅(7)的上方；所述肖特基区域(13)的N‑型掺杂区(3)中具有第二槽(14)，所述第二槽(14)的下端延伸至N+型漂移区(2)中；所述第二槽(14)的上表面与第二金属层(10)接触，第二槽(14)的上部填充有金属(9)，第二槽(14)的下部填充有介质(6)，且金属(9)的结深小于N‑型掺杂区(3)的结深；所述第二槽(14)中的介质(6)中具有第一多晶硅(7)；所述第二金属层(10)与源电极相连，所述第一多晶硅(7)与源电极相连，所述第二多晶硅(8)与栅电极相连，所述第一金属层(11)与漏电极相连；所述N+型漂移区(2)的掺杂浓度小于N++型重掺杂衬底(1)的掺杂浓度两个数量级；所述的N‑型掺杂区(3)的掺杂浓度小于N+型漂移区(2)的掺杂浓度一到两个数量级。