[发明专利]提高SOI NMOS器件ESD保护能力的方法以及SOI NMOS器件在审
| 申请号： | 201610511023.8 | 申请日： | 2016-06-30 |
| 公开（公告）号： | CN106129043A | 公开（公告）日： | 2016-11-16 |
| 发明（设计）人： | 颜丙勇;杜宏亮 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L23/60 | 分类号： | H01L23/60;H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种提高SOI NMOS器件ESD保护能力的方法以及SOI NMOS器件。本发明的提高SOI NMOS器件ESD保护能力的方法包括：在SOI的硅顶层中进行阱区离子注入以及沟道离子注入以形成器件区域；在器件区域顶部形成栅极氧化层；在栅极氧化层上通过淀积和刻蚀形成包含栅极侧墙的栅极结构；在暴露的硅顶层表面和器件区域表面布置光刻胶层，并且部分地去除器件区域表面上的光刻胶层，从而部分地暴露器件区域表面；利用光刻胶层执行局部倾斜注入，在器件区域内形成局部ESD离子注入区域；在栅极结构两侧分别形成器件区域内的漏极和源极。 | ||
| 搜索关键词： | 提高 soi nmos 器件 esd 保护 能力 方法 以及 | ||
【主权项】：
一种提高SOI NMOS器件ESD保护能力的方法，其特征在于包括：第一步骤：在SOI的硅顶层中进行阱区离子注入以及沟道离子注入以形成器件区域；第二步骤：在器件区域顶部形成栅极氧化层；第三步骤：在栅极氧化层上通过淀积和刻蚀形成包含栅极侧墙的栅极结构；第四步骤：在暴露的硅顶层表面和器件区域表面布置光刻胶层，并且部分地去除器件区域表面上的光刻胶层，从而部分地暴露器件区域表面；第五步骤：利用光刻胶层执行局部倾斜注入，在器件区域内形成局部ESD离子注入区域；第六步骤：在栅极结构两侧分别形成器件区域内的漏极和源极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610511023.8/，转载请声明来源钻瓜专利网。
- 上一篇：弱小气体泄漏目标增强与快速实现方法
- 下一篇：一种压缩机及具有该压缩机的空调
