[发明专利]线性温度系数补偿的带隙电压基准电路

摘要

本发明提供一种线性温度系数补偿的带隙电压基准电路，包括MOSFET阈值电压提取模块，用于提取具有线性负温度特性的阈值电压；正温系数电压提取模块，用于提取具有线性正温度特性的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。本发明通过线性温度系数补偿方法对带隙电压基准电路进行补偿，由MOSFET阈值电压提取模块的电路设计产生与温度呈负线性关系的阈值电压，由正温系数电压提取模块产生与温度呈正线性关系的正温系数电压，利用权重相加模块将两个温度系数正负相反的电压进行权重相加即可获得零温度系数的基准电压，实现带隙电压基准电路的超低温度系数。

主权项

一种线性温度系数补偿的带隙电压基准电路，其特征在于，包括：MOSFET阈值电压提取模块，用于提取与温度呈负线性关系的阈值电压，所述MOSFET阈值电压提取模块包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第一运算放大器；其中，第一PMOS晶体管的源极连接电源电压VDD，第一PMOS晶体管的栅极和漏极与第三PMOS晶体管的源极相连，第二PMOS晶体管的源极连接电源电压VDD，第四PMOS晶体管的源极连接电源电压VDD，第二PMOS晶体管的栅极与第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极相连；第二PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第三PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第四PMOS晶体管的漏极与第五PMOS晶体管的源极相连，第一NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；第一运算放大器的正输入端与第二PMOS晶体管的栅极、第三PMOS晶体管的栅极和漏极、第四PMOS晶体管的栅极、第二NMOS晶体管的漏极相连，第一运算放大器的负输入端与第二PMOS晶体管的漏极、第一NMOS晶体管的漏极相连，第一运算放大器的输出端与第一NMOS晶体管的栅极、第二NMOS晶体管的栅极相连；第一NMOS晶体管的源极和衬底连接到接地信号GND，第二NMOS晶体管的源极和衬底连接到接地信号GND，第五PMOS晶体管的栅极和漏极连接到接地信号GND；正温系数电压提取模块，用于提取与温度呈正线性关系的正温系数电压；以及权重相加模块，用于将阈值电压与正温系数电压进行权重相加获得零温度系数的基准电压。