[发明专利]半导体集成电路有效
| 申请号： | 201610783800.4 | 申请日： | 2016-08-31 |
| 公开（公告）号： | CN106887423B | 公开（公告）日： | 2019-05-07 |
| 发明（设计）人： | 林楷竣;池育德;李嘉富 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L23/525;H01L27/112;G11C11/16;G11C11/22;G11C13/00 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施例涉及一种半导体集成电路。该半导体集成电路包括衬底、第一晶体管和第一图案化的导电层。第一晶体管具有在衬底中的源极区域、漏极区域以及在衬底上的栅极区域。第一图案化的导电层电连接至第一晶体管的漏极区域。第一图案化的导电层包括第一区段、第二区段和可熔器件。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，包括：衬底；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的每一个均具有在在所述衬底中的源极区域、漏极区域以及在所述衬底上的栅极区域；第一图案化的导电层，位于所述第一晶体管和所述第二晶体管上方且具有第一部分和第二部分，所述第一图案化的导电层的第一部分电连接至所述第一晶体管的漏极区域，所述第一图案化的导电层的第二部分电连接至所述第二晶体管的漏极区域，所述第一图案化的导电层的第一部分和第二部分彼此隔离；第二图案化的导电层，位于所述第一图案化的导电层上方；存储元件，位于所述第一图案化的导电层的第一部分与所述第二图案化的导电层之间；以及第一导电元件，位于所述第一图案化的导电层的第二部分与所述第二图案化的导电层之间，其中，所述第一图案化的导电层的第二部分还包括第一区段和第二区段，并且所述第二区段和所述第二晶体管的漏极区域均与所述第一区段电隔离。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610783800.4/，转载请声明来源钻瓜专利网。
- 上一篇：封装件结构及其形成方法
- 下一篇：薄膜晶体管阵列基板及其制备方法
