[发明专利]存储器阵列及其读、编程、擦除操作方法有效

专利信息
申请号: 201610788897.8 申请日: 2016-08-31
公开(公告)号: CN107799146B 公开(公告)日: 2020-06-09
发明(设计)人: 彭家旭;倪昊;汤天申;周耀 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
主分类号: G11C16/10 分类号: G11C16/10;G11C16/14;G11C16/26
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 张振军;吴敏
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种存储器阵列及其读、编程、擦除操作方法,存储器阵列包括多个存储列,每一存储列包括多个闪存单元;多个存储列划分成至少两个块,相邻块之间至少设置一源下拉列;源下拉列包括多个闪存单元;源下拉列中每一闪存单元的选择栅和多个存储列中与其处于同一行的闪存单元耦接至同一字线;源下拉列中每一闪存单元的控制栅和多个存储列中与其处于同一行的闪存单元耦接至同一控制栅线;源下拉列中每一闪存单元的擦除栅和多个存储列中与其处于同一行的闪存单元耦接至同一擦除栅线;源下拉列中每一闪存单元的源极耦接至多个存储列中与其处于同一行的闪存单元的源极;源下拉列中的每一闪存单元的漏极接收下拉控制信号。本发明可提高存储器阵列的读性能。
搜索关键词: 存储器 阵列 及其 编程 擦除 操作方法
【主权项】:
一种存储器阵列,包括多个存储列,每一个所述存储列包括多个闪存单元;其特征在于,所述多个存储列划分成至少两个块,相邻的两个所述块之间至少设置有一个源下拉列;其中,所述源下拉列包括多个闪存单元;所述源下拉列中的每一个闪存单元的选择栅和所述多个存储列中与其处于同一行的闪存单元耦接至同一字线;所述源下拉列中的每一个闪存单元的控制栅和所述多个存储列中与其处于同一行的闪存单元耦接至同一控制栅线;所述源下拉列中的每一个闪存单元的擦除栅和所述多个存储列中与其处于同一行的闪存单元耦接至同一擦除栅线;所述源下拉列中的每一个闪存单元的源极耦接至所述多个存储列中与其处于同一行的闪存单元的源极;所述源下拉列中的每一个闪存单元的漏极接收下拉控制信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610788897.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top