[发明专利]一种基于FPGA进位链的高精度延时产生器有效
| 申请号： | 201610822231.X | 申请日： | 2016-09-13 |
| 公开（公告）号： | CN107819456B | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 崔珂;刘宗凯;朱日宏 | 申请（专利权）人： | 南京理工大学 |
| 主分类号： | H03K5/131 | 分类号： | H03K5/131 |
| 代理公司： | 南京理工大学专利中心 32203 | 代理人： | 薛云燕 |
| 地址： | 210094 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA进位链的高精度延迟产生器，包括通信和控制接口模块、粗延时产生模块、细延时产生模块三个部分：通信和控制接口模块的功能是接收数字延时信息，生成延时触发信号以及生成复位信号；粗延时产生模块以粗延时精度产生较大动态范围的初始延时差；细延时产生模块以细延时精度产生高精度的补偿延时差；初始延时差和补偿延时差之和构成了整体的延时差。所述细延时产生模块的主要结构是由进位链构造的Vernier延时环，进位链的尾端被回接到首端从而形成振荡环结构。本发明基于FPGA片内资源设计的高精度延迟产生器，具备可重构性，系统集成能力强，能够实现高分辨率与大动态范围的统一。 | ||
| 搜索关键词： | 一种 基于 fpga 进位 高精度 延时 产生器 | ||
【主权项】：
一种基于FPGA进位链的高精度延迟产生器，其特征在于，包括通信和控制接口模块、粗延时产生模块、细延时产生模块三个部分，其中：所述通信和控制接口模块从PC接收数字延时信息，生成延时触发信号以及在延时器工作完成后生成复位信号；所述粗延时产生模块以粗延时精度产生初始延时差，粗延时产生模块决定整个延时产生器的动态工作范围；所述细延时产生模块以细延时精度产生补偿延时差，细延时产生模块决定整个延时产生器的延时分辨率；初始延时差和补偿延时差之和构成了整体的延时差。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京理工大学，未经南京理工大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610822231.X/，转载请声明来源钻瓜专利网。
