[发明专利]互补CMOS管的制造方法有效
| 申请号： | 201610916657.1 | 申请日： | 2016-10-20 |
| 公开（公告）号： | CN107968072B | 公开（公告）日： | 2020-05-01 |
| 发明（设计）人： | 肖德元 | 申请（专利权）人： | 上海新昇半导体科技有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;B82Y30/00 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 余昌昊 |
| 地址： | 201306 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在本发明提供了一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管。通过所述方法制造的互补CMOS管能够更好的进行栅控制和适用于低功耗逻辑应用，因此显著地改善了静电场，对短沟道具有更强的控制能力。 | ||
| 搜索关键词： | 互补 cmos 制造 方法 | ||
【主权项】：
一种互补CMOS管的制造方法，所述互补CMOS管的制造方法包括：提供位于同一半导体衬底上的第一锗纳米线和第二锗纳米线，以在所述第一锗纳米线周围形成N型铟镓砷量子阱晶体管以及在所述第二锗纳米线周围形成P型锗无结晶体管，其中，通过如下方法形成所述N型铟镓砷量子阱晶体管：在所述第一锗纳米线上形成轻掺杂N沟道铟镓砷层以及在所述轻掺杂N沟道铟镓砷层上形成重掺杂铟镓砷外延；在所述重掺杂铟镓砷外延的源极区域和漏极区域之间形成第一沟槽；在所述重掺杂铟镓砷外延上及第一沟槽周围形成半导体势垒层；在所述第一沟槽内形成第一金属栅极；在所述第一金属栅极两侧分别形成第一源极和第一漏极，从而形成N型铟镓砷量子阱晶体管；通过如下方法形成所述P型锗无结晶体管：在所述第二锗纳米线上形成重掺杂P型锗外延；在所述重掺杂P型锗外延的源极区域和漏极区域之间形成第二沟槽；在所述第二沟槽内形成第二金属栅极；在所述第二金属栅极两侧分别形成第二源极和第二漏极，从而形成P型锗无结晶体管。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海新昇半导体科技有限公司，未经上海新昇半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610916657.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体器件及其制造方法和电子装置
- 下一篇：埋入式字符线的制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
