[发明专利]基于软件自测试技术的慢速外设高效测试架构及方法

摘要

本发明公开了基于软件自测试技术的慢速外设高效测试架构及方法，属于处理器测试的技术领域。本发明采用伪随机数生成程序模拟线性反馈移位寄存器以生成满足各慢速测试要求的测试图形，消除了增加额外特定测试硬件电路的需求，可灵活配置本原多项式，运用微处理器自身指令集完成测试图形的产生和施加，并依据长等待测试组优先测试原则排列各慢速外设测试组的测试顺序，使得多个外设的总测试时间能够尽量地缩减，提高处理器的空闲利用率。

主权项

基于软件自测试技术的慢速外设高效测试系统，其特征在于，所述系统为具有软件自测功能的微处理器系统，采用该微处理器系统对挂接在外部总线上的外设进行测试，所述微处理器系统包含：ROM，存储测试向量生成程序以及测试调度程序；挂接在外部总线上的微处理器核，调用测试向量生成程序以产生符合各慢速外设测试要求的测试向量集，调用测试调度程序生成用于调整测试地址、调用测试向量生成程序、按照优先测试等待时间最长测试组并利用执行等待时间最长测试组中各测试行为的时间间隔执行其余测试组的原则生成测试向量施加顺序、按序施加测试向量、按序收集测试响应数据的测试指令，所述按序施加测试向量、按序收集测试响应数据的测试指令通过外部总线传输至外设；RAM，存储微处理器核生成的测试向量集以及慢速外设反馈的测试响应数据。