[发明专利]半导体结构及其制造方法

摘要

一种半导体结构及其制造方法，方法包括：提供具有底层互连结构的基底；在基底和底层互连结构上形成刻蚀停止层；在刻蚀停止层上形成介电层；在介电层上形成硬掩膜层；形成覆盖硬掩膜层的通孔图形层；以通孔图形层为掩膜刻蚀部分厚度介电层形成初始通孔；去除通孔图形层；以硬掩膜层为掩膜刻蚀介电层形成初始沟槽，且刻蚀过程使初始通孔露出刻蚀停止层，初始通孔和初始沟槽构成初始开口；去除硬掩膜层后去除初始开口露出的刻蚀停止层，形成露出底层互连结构的开口；向开口内填充导电材料。本发明去除硬掩膜层后去除刻蚀停止层，去除刻蚀停止层的过程使开口顶部尺寸增大，从而提高导电材料的填充能力，且避免对所述底层互连结构造成损耗。

主权项

1.一种半导体结构的制造方法，其特征在于，包括：提供基底，所述基底中形成有底层互连结构；在所述基底和底层互连结构上形成刻蚀停止层；在所述刻蚀停止层上形成介电层；在所述介电层上形成硬掩膜层，所述硬掩膜层内具有沟槽图形开口，所述沟槽图形开口的延伸方向为第一方向，与所述第一方向相垂直的为第二方向；形成覆盖所述硬掩膜层的通孔图形层，所述通孔图形层内具有通孔图形开口；其中，所述通孔图形开口位于所述沟槽图形开口上方，且在第二方向上，所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸；以所述通孔图形层为掩膜，刻蚀部分厚度的所述介电层，在所述介电层内形成初始通孔；去除所述通孔图形层；去除所述通孔图形层后，以所述硬掩膜层为掩膜，刻蚀所述介电层形成初始沟槽，且所述刻蚀过程使所述初始通孔露出所述刻蚀停止层，所述初始通孔和所述初始沟槽构成初始开口；其中，所述初始沟槽底部和初始通孔顶部相连通；去除所述硬掩膜层；去除所述硬掩膜层后，去除所述初始开口露出的刻蚀停止层，形成露出所述底层互连结构的开口；向所述开口内填充导电材料，以形成互连结构。