[发明专利]基于NIOS嵌入式处理器控制HPI接口的控制系统

摘要

本发明公开了一种基于NIOS嵌入式处理器控制HPI接口的控制系统，设置有：NIOS嵌入式处理器，HPI控制逻辑模块，应用根据提供的HPI的时序要求，使用状态机实现流程的控制；HPI接口，是连接到主机并与主机进行通信的并行接口；用于实现对DSP芯片与其他总线或者CPU进行通信和数据交换；主机或其他主控芯片通过HPI接口实现与DSP芯片的片内存储器进行数据或者信息的交换。本发明实现对HPI简便的控制；可以实现灵活的HPI控制，通过简单的控制函数即可实现对HPI方便的控制，并提供较大数据的缓存作用；可以大大简化了对HPI接口设备的控制，加快产品开发周期，简化设计流程。

主权项

1.一种基于NIOS嵌入式处理器控制HPI接口的控制系统，其特征在于，所述基于NIOS嵌入式处理器控制HPI接口的控制系统设置有：NIOS嵌入式处理器，包括读FIFO和写FIFO信号，NIOS嵌入式处理器给HPI控制逻辑模块的控制信号，以及HPI控制逻辑模块给NIOS嵌入式处理器的反馈信号；HPI控制逻辑模块，根据提供的HPI接口的时序要求，使用状态机实现流程的控制；HPI接口，与HPI控制逻辑模块连接；所述HPI控制逻辑模块包括，读FIFO即RFIFO，写FIFO即TFIFO，以及核心控制模块即HPI核心控制模块；读FIFO和写FIFO提供数据缓存；核心控制模块实现和HPI接口的交互，对HPI控制逻辑模块信号进行分类，HPI控制逻辑模块信号是NIOS嵌入式处理器给HPI控制的信号；所述HPI控制逻辑模块，分为三个部分，HPI读单元，HPI写单元，HPI程序加载单元；HPI读单元，为完成读操作，读操作首先初始化HPI控制逻辑模块，然后设定读操作的地址范围，即设定起始地址和结束地址；完成操作之后，使能HPI控制逻辑模块的读，等待读操作完成，从读FIFO中即可读出刚才设定的地址范围的数据；HPI写单元，为完成写操作，写操作首先初始化HPI控制逻辑模块，然后设定读操作的地址范围，即设定起始地址和结束地址；完成操作之后，将需要写入的数据写入到写FIFO中即TFIFO中，完成之后，使能HPI写操作，等待HPI写完成信号直到HPI写结束；HPI程序加载单元，完成HPI程序加载，首先初始化HPI控制逻辑模块，然后将解析之后的程序，通过HPI写操作，写入到目标地址，然后使能HPI程序加载，等待HPI加载完成信号；完成HPI程序加载操作；通过状态及跳转，根据HPI接口提供的时序图，在每个状态作相应的动作，每个状态机相应的操作如下：(1)初始化将HCS拉低，HDS1，HDS2置高；然后跳转到(2)；(2)将HDS2拉低；跳转到(3)；(3)判断是否HPI空闲，即检测HRDY信号是否为低，如果不为低，则在(3)等待，如果为低，则将数据送到HPI接口的数据线HD，更新地址和计数，然后跳转到(4)；(4)将HDS2拉高；并跳转到(5)；(5)将HCS拉高，并跳转到(6)；(6)判断是否读写到结束地址，如果没有到达，则跳转到(1)，否则给NIOS嵌入式处理器发送HPI_WR_FINISH信号，并在(6)中进行循环等待；HCS：HPI的片选信号；HDS1 HDS2：两个信号和HCS信号根据逻辑产生内部HSTORBE信号，其逻辑关系是要求HDS1和HDS2信号相反，HCS低有效；HSTROBE下降沿的时间点反应的是三个信号中最后跳变的信号；HPI在HSTROBE的下降沿采样控制信号HR/W；HRDY：HPI的输出信号，指示当前操作状态，用做硬件流量控制握手信号；数据线HD：HPI的数据线，在复用模式下，数据线的宽度为CPU位宽的一半；一个HPI访问分为高低半字两次访问；HPI_WR_FINISH：HPI控制逻辑模块完成写操作之后的反馈信号。