[发明专利]半导体器件

摘要

本发明提供半导体器件，课题在于通过选择MONOS存储器的各存储器单元进行擦除动作而实现具有EEPROM的存储器阵列(存储器单元阵列)构造的半导体器件的微细化。将分栅式MONOS存储器的存储器单元形成在作为半导体衬底一部分的板状鳍片上。在数据擦除动作中，在进行擦除的选择存储器单元中，对漏极区域施加0V且对存储器栅电极施加正电压，由此通过FN方式进行擦除。在数据擦除动作中，在不进行擦除的非选择存储器单元的、连接于与选择存储器单元相同的存储器栅极线的存储器单元中，将漏极区域设为开放状态且对存储器栅电极施加正电压，由此在沟道区域产生感应电压区域，因此沟道区域与存储器栅电极间的电位差减小，不进行擦除。

主权项

一种半导体器件，其特征在于，具有在半导体衬底上以行列状排列的多个存储器单元，所述多个存储器单元分别具备：突出部，其是所述半导体衬底的一部分，从所述半导体衬底的上表面突出，并在沿着所述半导体衬底的主面的第一方向上延伸；第一栅电极，其隔着第一绝缘膜形成在所述突出部的上表面上，并沿与所述第一方向正交的第二方向延伸；第二栅电极，其隔着包含电荷蓄积部在内的第二绝缘膜而与所述第一栅电极的侧壁相邻，隔着所述第二绝缘膜形成在所述突出部的所述上表面上，并沿所述第二方向延伸；漏极区域，其形成在与所述第一栅电极相邻的所述突出部的所述上表面；以及源极区域，其形成在与所述第二栅电极相邻的所述突出部的所述上表面，当进行擦除动作时，在所述多个存储器单元中的、不进行擦除的第一存储器单元中，不对所述漏极区域施加电压，对所述第二栅电极施加正电压。