[发明专利]基于FPGA的集成电路抗故障注入攻击能力评估方法

摘要

本发明涉及集成电路安全评估技术领域,具体涉及一种基于FPGA的集成电路抗故障注入攻击能力评估方法。主要步骤包括预处理、设置、生成、仿真及评估。本发明满足集成电路抗故障注入攻击能力评估需求，简化集成电路抗故障注入攻击能力评估过程；通过在网表中插入扫描链和故障注入控制模块等故障注入逻辑模拟故障注入攻击，仿真速度快，资源消耗低，同时实现集成电路抗故障注入攻击能力评估的自动化。

主权项

基于FPGA的集成电路抗故障注入攻击能力评估方法，其特征在于，具体包括如下步骤：(1)、评估装置的输入为待评估电路源码和输入向量列表；(2)、综合待评估电路源码成网表，并被复制成三份分别用于逻辑插入、寄存器提取和软件仿真；(3)、逻辑插入操作在网表中插入扫描链和故障注入管理模块，最终生成用于FPGA仿真的网表；(4)、提取寄存器参数操作从待评估电路综合后的网表中提取寄存器信息，建立待评估电路设计源码中的变量与网表中的寄存器之间的映射关系列表；(5)、软件仿真获取电路运行时间、输出数据的时间、电路的期望输出、寄存器数值信息；(6)、建立寄存器映射关系列表之后，开始指定故障模型架构参数实例化故障模型，汇总指定的故障模型架构参数、软件仿真获取的信息以及插入故障注入逻辑的网表，最终生成故障列表；(7)、将故障列表解析成与故障注入控制模块运行机制相关的控制向量和故障向量；(8)、上述步骤(2)逻辑插入后的网表被综合成比特流，并被下载到FPGA；下载完成后运行FPGA仿真，故障注入管理模块读取和解析上述步骤(7)解析出的控制向量和故障向量，控制仿真流程，控制扫描链向待评估电路中注入故障，收集待评估电路的仿真输出；(9)、FPGA仿真完成后，待评估电路的输入向量、仿真输出、无故障输出、故障向量等数据被送往分析评估程序。