[发明专利]制作半导体器件的方法在审
| 申请号： | 201611058657.9 | 申请日： | 2016-11-25 |
| 公开（公告）号： | CN107887278A | 公开（公告）日： | 2018-04-06 |
| 发明（设计）人： | 吴集锡;叶德强;陈宪伟;黄立贤;卢贯中 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/48 | 分类号： | H01L21/48;H01L21/78 |
| 代理公司： | 南京正联知识产权代理有限公司32243 | 代理人： | 顾伯兴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种包括以下步骤的制作半导体器件的方法。提供包括排列成阵列的多个集成电路的晶片，其中所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化导电层中的最顶部图案化导电层被所述层间介电层中的最顶部层间介电层覆盖，且所述最顶部图案化导电层被所述最顶部层间介电层的多个开口暴露出。在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱。执行芯片探测工艺以检验所述导电柱。在所述晶片上形成保护层，以覆盖所述导电柱。执行晶片切割工艺以形成所述半导体器件。 | ||
| 搜索关键词： | 制作 半导体器件 方法 | ||
【主权项】：
一种制作半导体器件的方法，其特征在于，包括：提供包括排列成阵列的多个集成电路的晶片，所述晶片包括半导体衬底及覆盖所述半导体衬底的内连线结构，所述内连线结构包括交替堆叠的多个图案化导电层及多个层间介电层，所述图案化导电层中的最顶部图案化导电层被所述层间介电层中的最顶部层间介电层覆盖，且所述最顶部图案化导电层被所述最顶部层间介电层的多个开口暴露出；在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱；执行芯片探测工艺以检验所述导电柱；在所述晶片上形成保护层，以覆盖所述导电柱；以及执行晶片切割工艺以形成所述半导体器件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611058657.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
