[发明专利]精确快速低投入的FPGA延时估计方法有效
| 申请号： | 201611099411.6 | 申请日： | 2016-12-02 |
| 公开（公告）号： | CN106777608B | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 钱涵晶;刘强 | 申请（专利权）人： | 天津大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G06N3/063 |
| 代理公司： | 12201 天津市北洋有限责任专利代理事务所 | 代理人： | 刘国威 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及FPGA架构优化领域，为提出全面考虑影响电路延时的关键参数，允许在FPGA架构设计阶段协同探索架构级参数和晶体管级参数的可变性，既体现和保持参数间的物理意义，又减少神经网络的训练数据量，实现快速、精确、低投入的延时估计。为此，本发明，精确快速低投入的FPGA延时估计方法，步骤如下：1)确定拟合参数ɑ和有效迁移率μ；2)确定各子电路中每一类晶体管的负载电容；3)对FPGA中各子电路分别建立FPGA‑macro延时模型；4)进行分析和归一化；5)求解权重Ω和Φ以及隐藏神经元的数量m，使得训练误差E | ||
| 搜索关键词： | 精确 快速 投入 fpga 延时 估计 方法 | ||
【主权项】：
1.一种精确快速低投入的FPGA延时估计方法，其特征是，步骤如下：/n1)确定拟合参数ɑ和有效迁移率μ；/n2)将FPGA中各子电路等效为RC模型，结合FPGA架构参数，确定各子电路中每一类晶体管的负载电容；/n3)根据已确定好的拟合参数ɑ、有效迁移率μ和负载电容参数，对FPGA中各子电路分别建立延时模型，即FPGA-macro延时模型；/n4)收集训练数据，并对其进行分析和归一化；/n5)将FPGA-macro延时模型与神经网络相结合，建立KBNN延时模型并进行训练，求解权重Ω和Φ以及隐藏神经元的数量m使得训练误差E
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611099411.6/，转载请声明来源钻瓜专利网。
