[发明专利]抗EMI的超结VDMOS器件结构及其制备方法

摘要

本发明涉及抗EMI的超结VDMOS器件结构及其制备方法，所述方法在使用深沟槽外延填充技术制造超结过程中，在刻蚀出深沟槽后，采用3次不同倾斜角度的硼离子注入依次形成三个P型辅助耗尽区，可以减缓超结VDMOS开通或关断瞬间由深沟槽造成的漏极源极间电容和米勒电容变化，从而改善电子系统EMI特性。

主权项

1.抗EMI的超结VDMOS器件结构制备方法，其特征在于：/n所述方法在使用深沟槽外延填充技术制造超结过程中，在刻蚀出深沟槽后，采用3次不同倾斜角度的硼离子注入依次形成三个P型辅助耗尽区；/n所述方法具体包括以下步骤：/n步骤一：利用外延工艺，在重掺杂的N⁺衬底上外延一层35～50μm的N型外延层；/n步骤二：通过Pbody光刻掩膜板掩膜，在N型外延层上进行硼离子注入形，并在900～1200°C高温下推结90～300分钟形成Pbody区7；/n步骤三：在N型外延层上表面淀积一层Si₃N₄保护层，并利用P柱光刻掩膜板对Si₃N₄保护层进行刻蚀形成Si₃N₄保护层，然后对N型外延层进行深沟槽刻蚀，刻蚀出深度为30～45μm的深槽，沟槽宽度为3～5μm；/n步骤四：在Si₃N₄保护层掩膜下，以角度θ1为注入倾斜角，剂量为1×10¹³cm^-3，能量为120keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽一区；/n其中，θ1=arctan(4x/y)， y为沟槽深度，x为沟槽宽度；/n步骤五：在Si₃N₄保护层掩膜下，以角度θ2为注入倾斜角，剂量为5×10¹²cm^-3，能量为80keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽二区；/n其中，θ2=arctan(2x/y)，y为沟槽深度，x为沟槽宽度；/n步骤六：在Si₃N₄保护层掩膜下，以角度θ3为注入倾斜角，剂量为1×10¹²cm^-3，能量为60keV的硼离子向深沟槽侧壁注入，并旋转180°使得深沟槽侧壁两侧均形成硼离子注入区，注入后在1000°C高温下退火30分钟，形成P型辅助耗尽三区；/n其中，θ3=arctan(4x/3y)，y为沟槽深度，x为沟槽宽度；/n步骤七：在形成P型辅助耗尽区的深沟槽中外延生长P型掺杂的外延层，并去除Si₃N₄保护层，然后利用抛光工艺使得P外延层上表面与N型外延层上表面对齐，形成与N型外延层相间排列的P柱，即形成复合缓冲层；/n步骤八：在复合缓冲层上依次形成超结VDMOS器件特征层：栅氧化层、多晶硅栅电极、N⁺源区、BPSG介质层、金属化源电极。/n