[发明专利]一种应用于无线电监测接收机的带时间戳数据分时读写方法

摘要

本发明涉及一种应用于无线电监测接收机的带时间戳数据分时读写方法，包括步骤1CPU给FPGA设置参数，启动扫描；步骤2数据处理模块对采集到的数据进行处理，产生监测数据，时间戳模块产生时间戳，分别存入DATA_FIFO和TIME_FIFO；步骤3DDR3控制模块进行分时读写，将DATA_FIFO和TIME_FIFO中数据以空间上顺序、时间上乱序的方式写入DDR3，将DDR3中数据读到OUT_FIFO步骤4CPU的采集线程OUT_FIFO中数据点数，一旦达到要求的点数，利用SIMD指令将其读出；步骤5CPU停止扫描，否则重复步骤2、步骤3、步骤4。本发明达到了监测数据的实现无缝采集、提高数据获取速度、最大化利用了硬件资源、简化程序设计逻辑等目的。

主权项

一种应用于无线电监测接收机的带时间戳数据分时读写方法，其特征在于：无线电监测接收机的带时间戳数据分时读写系统包括CPU模块、FPGA模块和DDR3模块；DDR3模块与FPGA的IP核相连，作为FPGA的扩展存储器；FPGA模块作为CPU模块的外设，拥有分配的地址空间；FPGA模块包括配置管理模块、DDR3控制模块、数据处理模块、时间戳模块；其中CPU模块通过配置管理模块对FPGA进行配置管理；DDR3控制模块包含DDR3和三个FIFO：OUT_FIFO、DATA_FIFO、TIME_FIFO，OUT_FIFO的输入、TIME_FIFO和DATA_FIFO的输出与DDR3相连，OUT_FIFO的输出作为FPGA的输出与CPU模块相连，DATA_FIFO和TIME_FIFO的输入分别与数据处理模块和时间戳模块的输出相连，包括以下步骤：步骤1：CPU给FPGA设置参数，启动扫描；步骤2：数据处理模块对采集到的数据进行处理，产生监测数据，时间戳模块产生时间戳，分别存入DATA_FIFO和TIME_FIFO；步骤3：DDR3控制模块进行分时读写，将DATA_FIFO和TIME_FIFO中数据写入DDR3，将DDR3中数据读到OUT_FIFO；步骤4：CPU从OUT_FIFO将数据读出；步骤5：CPU停止扫描，否则重复步骤2、步骤3、步骤4。