[发明专利]用于FC交换机芯片的快速转发电路及方法有效
申请号: | 201611140159.9 | 申请日: | 2016-12-12 |
公开(公告)号: | CN106878203B | 公开(公告)日: | 2020-04-07 |
发明(设计)人: | 田泽;杨海波;王玉欢;李攀;霍卫涛;黎小玉 | 申请(专利权)人: | 中国航空工业集团公司西安航空计算技术研究所 |
主分类号: | H04L12/931 | 分类号: | H04L12/931;H04L12/935 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 杜永保 |
地址: | 710000 *** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于集成电路设计技术领域,涉及用于FC交换机芯片的快速转发电路及方法,所述电路及方法提供了一种数据接收、存储及调度、转发并行工作的转发电路与方法,通过增加帧信息存储器和帧排序FIFO,在数据帧接收时把缓冲块号在帧排序FIFO中排队,数据存储的同时将其携带的路由与优先级信息存入专门的帧信息存储器,简化队列调度器的同时,分离了控制信息通路与数据载荷通路,避免了直通式交换时调度器获取路由信息与数据转发同时进行所造成的数据存储器读接口竞争,从而提高了转发交换效率高,且电路简单、易于实现。 | ||
搜索关键词: | 用于 fc 交换机 芯片 快速 转发 电路 方法 | ||
【主权项】:
一种用于FC交换机芯片的快速转发电路,其特征在于,包括数据写入模块(1)、帧排序FIFO(2)、帧信息存储器(3)、数据帧存储器(4)、队列调度器(5)和读出转发模块(6);其中,数据写入模块(1)连接帧排序FIFO(2),同时连接帧信息存储器(3)和数据帧存储器(4),同时,帧排序FIFO(2)和帧信息存储器(3)与队列调度器(5)相连,读出转发模块(6)与队列调度器(5)和数据帧存储器(4)相连;数据写入模块(1)负责将数据帧由帧头至帧尾依次写入数据帧存储器(4)中,同时将FC帧的第2‑第4个字,写入帧信息存储器(3),将缓冲块号写入帧排序FIFO(2);帧排序FIFO(2)深度为M,用于存储缓冲逻辑块号,帧排序FIFO(2)的深度与缓冲逻辑块个数保持一致;帧信息存储器(3)为双端口存储器,包括M个逻辑缓冲分块,每个分块包含地址0、1、2,存储3个字;数据帧存储器(4)为双端口存储器,用于存储数据,包括M个4KB的逻辑分块,每个分块由地址0开始存放一个帧内容,从SOF开始;队列调度器(5)从帧排序FIFO(2)获得缓冲逻辑块号,并依据缓冲逻辑块号从帧信息存储器(3)获取帧路由和优先级信息,建立虚拟输出队列,从队列中调度出结果,通知读出转发模块(6);读出转发控制模块(6)用于从数据帧存储器(4)中读出数据,并从队列调度器(5)所建立的连接通路上将数据转发至目的端口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所,未经中国航空工业集团公司西安航空计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611140159.9/,转载请声明来源钻瓜专利网。