[发明专利]一种测试结构及其布设方法

摘要

本发明涉及半导体测试技术，尤其涉及一种测试结构及其布设方法，设置n个焊盘并于每个焊盘底部设置一个下部电路；采用第一组连线将所有NMOS晶体管的源极并联至第一焊盘上；采用第二组连线将所有NMOS晶体管的衬底并联至第二焊盘上；采用第三组连线将所有NMOS晶体管的栅极和漏极分别连接至n‑2个第三焊盘上，使得在第一焊盘和第二焊盘测试通电的情况下，每2个第三焊盘测试通电时仅得到单个NMOS晶体管的测试数据并且每个NMOS晶体管的测试数据均能通过n‑2个第三焊盘两两组合测试得到，通过焊盘底部的下部结构分析处于不同焊盘底部的不同方位的晶体管的漏极电流变化情况，最终定位到探针卡上扎针位置出现偏移的针脚以及该针脚的偏移方向。

主权项

一种测试结构，应用于晶片允收测试过程，其特征在于，包括：n个焊盘；下部电路；所述焊盘包括一第一焊盘，一第二焊盘和多个第三焊盘；每个所述下部电路包括数量相同且按方位分布的多个NMOS晶体管；第一组连线，将所有所述NMOS晶体管的源极并联至所述第一焊盘上；第二组连线，将所有所述NMOS晶体管的衬底并联至所述第二焊盘上；第三组连线，将所有所述NMOS晶体管的栅极和漏极分别连接至n‑2个所述第三焊盘上，使得在所述第一焊盘和所述第二焊盘测试通电的情况下，每2个所述第三焊盘测试通电时仅得到单个所述NMOS晶体管的测试数据并且每个所述NMOS晶体管的测试数据均能通过n‑2个所述第三焊盘两两组合测试得到。