[发明专利]一种基于FPGA的极限测试模板生成方法有效
申请号: | 201611188351.5 | 申请日: | 2016-12-21 |
公开(公告)号: | CN106771454B | 公开(公告)日: | 2019-08-13 |
发明(设计)人: | 高礼忠;吴晨阳 | 申请(专利权)人: | 东南大学 |
主分类号: | G01R13/00 | 分类号: | G01R13/00 |
代理公司: | 南京瑞弘专利商标事务所(普通合伙) 32249 | 代理人: | 彭雄 |
地址: | 211189 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种基于FPGA的极限测试模板生成方法,运用该方法可使用外部带有随机噪声的普通信号来生成质量优良的极限测试模板。该方法首先在定时时间内对每一帧采集的波形数据进行频度值累加处理,再根据多帧波形累加处理的频度值信息,提取出质量优良的基准波形,最后由软件根据提取的基准波形和用户设置的水平、垂直余量生成极限测试模板数据。本发明方法基于FPGA硬件实现,生成极限模板速度快,可提高极限模板测试的测试效率和准确性。 | ||
搜索关键词: | 一种 基于 fpga 极限 测试 模板 生成 方法 | ||
【主权项】:
1.一种基于FPGA的极限测试模板生成方法,其特征在于,包括以下步骤:步骤(1),在需要创建极限模板时,首先将波形频度值存储器中的波形频度值清零,然后开始定时一段时间;步骤(2),在定时时间内对每一帧采集的波形数据进行波形频度值累加处理,并将累加处理的波形频度值存储在波形频度值存储器中;步骤(3),在定时时间到达后,基准波形提取模块根据多帧波形频度值累加处理的波形频度值信息,提取出基准波形;基准波形的提取按从左到右的列顺序,从波形频度值存储器中读出每一列上各像素点的波形频度值,找出每列中最大频度值对应像素点的行值并存储下来;那么,按从左到右的列顺序找出并存储下来的每列最大频度值对应像素点的行值就是提取的基准波形数据;步骤(4),将提取出的基准波形传送至主控CPU,根据用户设置的水平和垂直余量生成极限测试模板数据;根据提取的基准波形以及用户设置的水平和垂直余量生成极限测试模板时,屏幕波形显示区中基准波形的水平和垂直余量范围以内的区域为波形可以通过的正常区域,基准波形水平和垂直余量范围以外的区域为波形不能通过的违例区域;模板数据的个数等于屏幕波形显示区的像素点数,其中每个数据对应屏幕上一个像素点,正常区域中每个像素点对应的模板数据设置为0,违例区域中每个像素点对应的模板数据设置为1。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611188351.5/,转载请声明来源钻瓜专利网。
- 上一篇:艾灸盒
- 下一篇:铝扣板(御景东方‑边线)