[发明专利]双面表贴式半导体集成电路的集成方法在审
申请号: | 201611189633.7 | 申请日: | 2016-12-21 |
公开(公告)号: | CN108231611A | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | 胡锐;杨成刚;黄华;赵晓辉;路兰艳;王德成;唐拓;杨晓琴 | 申请(专利权)人: | 贵州振华风光半导体有限公司 |
主分类号: | H01L21/60 | 分类号: | H01L21/60;H01L21/48 |
代理公司: | 贵阳中工知识产权代理事务所 52106 | 代理人: | 刘安宁 |
地址: | 550018 贵*** | 国省代码: | 贵州;52 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 双面表贴式半导体集成电路的集成方法,在预先烧结成型的陶瓷管帽的外表面,用涂覆金属浆料烧结、化学电镀或真空镀膜的方式形成所需金属层;用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作上、下陶瓷基片,在上、下陶瓷基片上分别形成半导体集成电路芯片键合区、表面金属层、对外引脚;再进行半导体集成电路芯片倒装键合;接着将两块组装有芯片的基片用表贴式集成法将芯片面对面地装接在一起,电气引脚分别从上、下陶瓷基片的背面引出,从而实现半导体集成电路的高密度集成及双面引脚,得到双面表贴式半导体集成电路。本发明解决了半导体集成电路在装备系统小型化、集成化和轻便化的应用领域受限的难题,使用本发明的器件广泛应用于各个工业领域。 | ||
搜索关键词: | 半导体集成电路 陶瓷基片 双面表 贴式 半导体集成电路芯片 低温共烧陶瓷工艺 芯片 表面金属层 高密度集成 倒装键合 电气引脚 工业领域 厚膜印刷 化学电镀 烧结成型 烧结工艺 双面引脚 涂覆金属 真空镀膜 装备系统 烧结 表贴式 集成法 集成化 键合区 金属层 陶瓷管 地装 浆料 轻便 受限 引脚 背面 组装 制作 应用 | ||
【主权项】:
1.双面表贴式半导体集成电路的集成方法,其特征在于在预先烧结成型的陶瓷管帽的外表面,采用涂覆金属浆料烧结、化学电镀或真空镀膜的方式形成所需金属层;采用低温共烧陶瓷工艺及厚膜印刷与烧结工艺制作上陶瓷基片及下陶瓷基片,在上陶瓷基片及下陶瓷基片上分别形成半导体集成电路芯片键合区、表面金属层、对外引脚;再进行半导体集成电路芯片的倒装键合;接着将两块组装有半导体集成电路芯片的基片用表贴式集成法芯片面对面、对称地装接在一起,对外电气引脚分别从上陶瓷基片及下陶瓷基片的背面引出,从而实现半导体集成电路的高密度集成及双面引脚,得到双面表贴式半导体集成电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于贵州振华风光半导体有限公司,未经贵州振华风光半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611189633.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造