[发明专利]防止划片造成短路的CMOS图像传感器结构及制作方法

摘要

本发明公开了一种防止划片造成短路的CMOS图像传感器结构及制作方法，通过在感光芯片和逻辑芯片的内部电路区域外侧设置复合隔离结构，包括形成于感光芯片n型衬底中的深P阱贯通注入区及形成于其内部的P+注入区、形成于介质层中的金属互连层、形成于逻辑芯片p型衬底中的P+注入区，实现了逻辑芯片p型衬底和感光芯片n型衬底中深p阱之间的电学连接，并隔绝了处于n型衬底中用于感光的像素单元阵列区域和外围的悬浮n型衬底区；当划片形成的硅残渣烧结物在堆叠芯片的侧壁上形成残留时，其仅连接了悬浮n型衬底区和p型衬底，不会造成电源到地的短路或静态电流的增大。

主权项

1.一种防止划片造成短路的CMOS图像传感器结构，其特征在于，包括：上下堆叠在一起的感光芯片和逻辑芯片；/n所述感光芯片自上而下包括：n型衬底、第一介质层，所述逻辑芯片自下而上包括：p型衬底、第二介质层；/n所述感光芯片设有第一内部电路区域，其包括：/n设于n型衬底下表面用于感光的像素单元阵列和设于第一介质层中的第一金属互连层；/n所述逻辑芯片设有第二内部电路区域，其包括：/n设于p型衬底上表面的信号控制、读出及处理电路和设于第二介质层中的第二金属互连层；/n所述第一、第二内部电路区域上下对应，所述感光芯片和逻辑芯片通过第一、第二介质层相粘合，并通过第一、第二金属互连层形成电连接；/n在第一、第二内部电路区域的外侧设有贯通感光芯片并延伸至逻辑芯片中的复合隔离结构，所述复合隔离结构包括：/n贯通形成于n型衬底中的深P阱贯通注入区及形成于所述深P阱贯通注入区内部的第一P+注入区、与第一P+注入区相连并形成于第一介质层中的第三金属互连层、与第三金属互连层相连并形成于第二介质层中的第四金属互连层、与第四金属互连层相连并形成于p型衬底中的第二P+注入区。/n