[发明专利]一种实现报文二选一的电路结构

摘要

本发明公开一种实现报文二选一的电路结构，包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块，所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文来自同一个源设备的双发报文。本发明所述的实现报文二选一的电路结构，采用独立的二选一判决逻辑模块和等待判决缓存模块，使得各自模块的功能相对单一，便于逻辑电路实现；此外，等待判决缓存模块采用RAM复用的形式管理，节省了大量的等待判决缓存模块控制资源，使得二选一电路的报文组号可以支持到1K（1024），甚至更多。

主权项

1.一种实现报文二选一的电路结构，其特征在于：包括二选一判决逻辑模块，与二选一判决逻辑模块相连的等待判决缓存模块、当前SEQID缓存模块，以及与等待判决缓存模块相连的扫描逻辑模块；所述二选一判决逻辑模块的入口与2个选收通道相连，2个选收通道的报文为来自同一个源设备的双发报文，其中所述二选一判决逻辑模块：根据进入二选一判决逻辑模块内的报文的组号，从当前SEQID缓存模块中读取预期报文流号，如果两者报文流号相等，则判决接收；如果不等，则根据该报文流号与预期报文流号的差值来判决：如果报文流号减去预期报文流号为正数，那么该报文进入等待判决缓存模块中；如果报文流号减去预期报文流号为负数，丢弃处理；所述等待判决缓存模块：用于缓存流号比预期报文流号大的报文；所述当前SEQID缓存模块：用于缓存预期报文流号；所述扫描逻辑模块：用于扫描等待判决缓存模块中的报文；所述扫描逻辑模块处理过程如下：1)超时请求直接出队给二选一判决逻辑模块；2)SEQ‑GRP0< SEQ‑ GRP1，不管CUR_SEQ：SEQ‑GRP0出队给二选一判决逻辑模块；3)SEQ‑ GRP0> SEQ‑ GRP1，不管CUR_SEQ：SEQ‑GRP1出队给二选一判决逻辑模块；4)SEQ‑GRP0= SEQ‑GRP1，不管CUR_SEQ：SEQ‑GRP0/1全出队给二选一判决逻辑模块；5)SEQ‑GRP1空，SEQ‑GRP0=CUR_SEQ: SEQ‑GRP0出队给二选一判决逻辑模块；6)SEQ‑GRP0空，SEQ‑GRP1=CUR_SEQ: SEQ‑GRP1出队给二选一判决逻辑模块；7)所有丢弃或选收动作都由二选一判决逻辑模块实施；其中，SEQ‑ GRP0为选收通道1首报文中携带的报文流号，SEQ‑ GRP1为选收通道2首 报文中携带的报文流号，CUR_SEQ为预期报文流号。