[发明专利]一种物理不可克隆电路结构

摘要

本发明公开了一种物理不可克隆电路结构，其包括n个无源导体组和n个异或单元，每个无源导体组包括m个无源导体，每个无源导体包括第一端和第二端，每个无源导体的第一端与电源连接，每个无源导体的第二端与异或单元的输入端连接；属于同一无源导体组内的无源导体的第二端连接同一异或单元的输入端；在该电路结构中，利用无源导体的宽度和/或间距差别来实现无源导体连通的随机性，进而实现PUF功能。而且由于无源导体的连通与断开在制造完成后即可达到稳定状态，其不会受芯片工作环境的影响，而且不需要大量的纠错码电路作为后处理电路。因此，该电路结构的性能较为稳定，而且避免了需要较大规模的纠错码电路来保证数据的正确性。

主权项

一种物理不可克隆电路结构，其特征在于，包括：n个无源导体组和n个异或单元，每个所述无源导体组包括m个无源导体，每个所述无源导体包括第一端和第二端，每个所述无源导体的第一端与电源连接，每个所述无源导体的第二端与所述异或单元的输入端连接；属于同一无源导体组内的无源导体的第二端连接同一所述异或单元的输入端；当无源导体处于连通状态时，无源导体的第二端输出高电平信号，当无源导体处于断开状态时，无源导体的第二端输出低电平信号，由无源导体的第二端输出的信号输入至异或单元，每个所述异或单元对来自同一所述无源导体组内的各个无源导体的信号进行异或运算得出异或运算结果，所有各个所述异或单元得出的异或运算结果为PUF数据，其中，n、m均为正整数；同一所述无源导体组内的各个无源导体的宽度不完全相同，且同一所述无源导体组内的至少一部分所述无源导体的宽度与临界宽度之间的宽度差值小于等于第一阈值，以使所述至少一部分所述无源导体在芯片制造过程中具有连通不确定性；和/或，在同一所述无源导体组内，至少一部分所述无源导体至少包括第一无源导体段和第二无源导体段，所述第一无源导体段和所述第二无源导体段之间存在间距，至少一部分所述间距与临界间距之间的间距差值小于等于第二阈值，以使所述至少一部分所述无源导体在芯片制造过程中具有连通不确定性；其中，所述临界宽度为保证在采用芯片制造工艺制造无源导体时，无源导体一定能够连通的最小宽度；所述临界间距为当一个无源导体包括多个间隔一定间距的无源导体段时，保证在采用芯片制造工艺制造无源导体时，无源导体一定能够连通的最小间距。