[实用新型]移位寄存器单元、栅极驱动电路和显示装置

摘要

本实用新型提供了一种移位寄存器单元、栅极驱动电路和显示装置。所述移位寄存器单元包括：栅极驱动信号输出端；上拉控制单元；下拉单元；下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、下拉控制节点和低电平输入端连接；以及，下拉控制节点控制单元，分别与第一时钟信号输入端、第二时钟信号输入端和低电平输入端连接；在每一显示周期的下拉保持阶段，第一时钟信号和第二时钟信号反相。本实用新型采用下拉控制节点控制单元，以防止在每一显示周期的下拉保持阶段由于下拉控制节点的电位不能保持为低电平而使得下拉节点漏电而导致的栅极驱动信号和上拉节点存在噪声的问题。

主权项

一种移位寄存器单元，其特征在于，包括：栅极驱动信号输出端；上拉控制单元，分别与所述栅极驱动信号输出端和上拉节点连接，用于在每一显示周期的输入阶段和输出阶段控制上拉所述上拉节点的电位，在每一显示周期的输出阶段控制所述栅极驱动信号输出端输出高电平；下拉单元，分别与下拉节点和所述栅极驱动信号输出端连接，用于在每一显示周期的下拉保持阶段在所述下拉节点的控制下控制所述栅极驱动信号输出端输出低电平；下拉节点控制单元，分别与第一时钟信号输入端、上拉节点、下拉节点、下拉控制节点和低电平输入端连接，用于在每一显示周期的输入阶段和输出阶段在所述上拉节点的控制下控制所述下拉节点与所述低电平输入端连接，在每一显示周期的下拉保持阶段在所述下拉控制节点的控制下控制所述下拉节点与所述第一时钟信号输入端连接；以及，下拉控制节点控制单元，分别与所述第一时钟信号输入端、第二时钟信号输入端和所述低电平输入端连接，用于在每一显示周期的下拉保持阶段当第一时钟信号为高电平时控制所述下拉控制节点与所述第一时钟信号输入端连接，在每一显示周期的下拉保持阶段当第二时钟信号为高电平时控制所述下拉控制节点与所述低电平输入端连接；在每一显示周期的下拉保持阶段，所述第一时钟信号和所述第二时钟信号反相。