[实用新型]一种SOC异步时钟域信号接口的系统

摘要

本实用新型涉及一种SOC异步时钟域信号接口的系统，包括时钟域(1)、时钟域(2)和复位电路；输入数据脉冲信号从时钟域(1)传输到时钟域(2)；所述的时钟域1包括第一数据锁存器；所述的时钟域2包括第二数据锁存器、第三数据锁存器；所述的复位电路主要由一个与门组成。时钟域1中所有的器件实现了锁存输入数据脉冲信号；时钟域(2)中的器件起到了信号同步，产生反馈信号的作用；复位电路依据钟域2的反馈信号及时清除第一数据锁存器和第二数据锁存器锁存信息。本实用新型结构简单，在SOC跨时钟域设计中，可以处理两个异步时钟域信号的传递，消除亚稳态效应。

主权项

一种SOC异步时钟域信号接口的系统，其特征在于：包括：时钟域1、时钟域2和复位电路；两个时钟域可以是完全异步的关系，没有相位关系需求，也没有频率需求；所述的时钟域1内包含：第一数据锁存器；第一数据锁存器带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿开始锁存数据输入端D的状态；输出端有正相Q、反相/Q两种数据输出；●第一数据锁存器的时钟端CK连接时钟域1内的输入数据脉冲信号；●第一数据锁存器的数据端D连接SOC常态高电平数据“1”；●第一数据锁存器的异步复位端R连接所述复位电路的输出端；所述的时钟域2内包含：第二数据锁存器、第三数据锁存器；这两个数据锁存器同样带有异步复位端R和同步时钟端CK，低电平产生复位，时钟上升沿开始锁存数据输入端D的状态；输出端有正相Q、反相/Q两种数据输出；●第二数据锁存器的时钟端CK连接时钟域2内的时钟信号；●第二数据锁存器的数据端D连接第一数据锁存器的数据输出端Q；●第二数据锁存器的异步复位端R连接所述复位电路的输出端；●第三数据锁存器的时钟端CK连接时钟域2内的时钟信号；●第三数据锁存器的数据端D连接第二数据锁存器的数据输出端Q；●第三数据锁存器的异步复位端R连接系统复位信号；所述复位电路包含一个与门；此与门的两个输入端分别连接系统复位信号和第三数据锁存器的反相数据输出端/Q。