[实用新型]面向AES算法的抗侧信道攻击的随机掩码防护密码芯片有效
| 申请号： | 201621238794.6 | 申请日： | 2016-11-19 |
| 公开（公告）号： | CN206149284U | 公开（公告）日： | 2017-05-03 |
| 发明（设计）人： | 焦铬;李浪;邹祎 | 申请（专利权）人： | 衡阳师范学院 |
| 主分类号： | H04L9/06 | 分类号： | H04L9/06 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 421002 湖南省衡*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，包括CPU、安全访问逻辑SAL、EEPROM存储器、SRAM存储器、随机掩码生成器、AES算法的FPGA、随机掩码补偿电路，其特征在于所述CPU、安全访问逻辑SAL、随机掩码生成器、AES算法的FPGA、随机掩码补偿电路通过总线互联；安全访问逻辑SAL分别与EEPROM存储器、SRAM存储器连接；随机掩码生成器与AES算法的FPGA、随机掩码补偿电路连接。本实用新型专利针对使用AES算法的FPGA芯片进行掩码防护来完成加密功能，优化了AES算法，可以有效地抵抗多种侧信道攻击，提高了密码芯片的安全性。 | ||
| 搜索关键词： | 面向 aes 算法 信道 攻击 随机 掩码 防护 密码 芯片 | ||
【主权项】：
一种面向AES算法的抗侧信道攻击的随机掩码防护密码芯片，包括CPU（1）、安全访问逻辑SAL（2）、EEPROM存储器（3）、SRAM存储器（4）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7），其特征在于：所述CPU（1）、安全访问逻辑SAL（2）、随机掩码生成器（5）、AES算法的FPGA（6）、随机掩码补偿电路（7）通过总线互联；安全访问逻辑SAL（2）分别与EEPROM存储器（3）、SRAM存储器（4）连接；随机掩码生成器（5）与AES算法的FPGA（6）、随机掩码补偿电路（7）连接；所述的CPU，用于完成数据的运算和相关控制功能；所述的安全访问逻辑SAL，用于保证存储器内数据的安全性；所述的EEPROM存储器，用于存储随机掩码和S盒；所述的SRAM存储器，用于存储AES算法执行过程中产生的中间数据；所述的随机掩码生成器，用于为AES算法提供随机掩码；所述的AES算法的FPGA，用于装载和运行AES算法；所述的随机掩码补偿电路，用于消除AES算法各轮的掩码，还原真实的输出值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于衡阳师范学院，未经衡阳师范学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201621238794.6/，转载请声明来源钻瓜专利网。
- 上一篇：基于市电火线零线的半双工通信驱动电路
- 下一篇：一种无线网络服务器
