[实用新型]一种基于FPGA的电流互感器相位校正器有效

专利信息
申请号: 201621256239.6 申请日: 2016-11-23
公开(公告)号: CN206479626U 公开(公告)日: 2017-09-08
发明(设计)人: 刘杰;康明超 申请(专利权)人: 哈尔滨理工大学
主分类号: G01R35/02 分类号: G01R35/02
代理公司: 暂无信息 代理人: 暂无信息
地址: 150080 黑龙*** 国省代码: 黑龙江;23
权利要求书: 查看更多 说明书: 查看更多
摘要: 实用新型提供一种基于FPGA的电流互感器相位校正器,此系统包括数据采集模块、数据处理模块、数据存储模块和数据输出模块。数据采集模块由A/D转换器组成并采用ADC80B200芯片;数据处理模块为基于FPGA的片上系统,FPGA片上系统包括FIR低通滤波模块、FIFO暂存模块、NIOS II处理模块和锁相环模块;数据存储模块主要采用SDRAM做储存器件,采用的SDRAM芯片型号为K4S641632H。数据输出模块由D/A转换器组成并采用DAC902芯片。该电流互感器相位校正器功耗小,校正速度快,精度高。
搜索关键词: 一种 基于 fpga 电流 互感器 相位 校正
【主权项】:
一种基于FPGA的电流互感器相位校正器,包括数据采集模块、数据处理模块、数据存储模块和数据输出模块四部分,其特征在于:所述的数据采集模块采用ADC80B200芯片,用于将模拟信号转换成数字信号并传送至数据处理模块,数据采集模块与数据处理模块连接;所述的数据处理模块为基于FPGA的片上系统,采用的芯片型号为EP3C16Q240C8,FPGA片上系统包括FIR低通滤波模块、FIFO暂存模块、NIOS II处理模块、锁相环模块和SDRAM控制器;FIR低通滤波模块用于将数据采集模块传送的数据滤波处理;FIFO暂存器用于将低通滤波器输出数据暂存,保证数据采集和数据处理的同步性;NIOS II用于嵌入算法,将电流信号进行相位校正;锁相环模块用于给SDRAM提供频率相同,相位不同的两个时钟;SDRAM控制器用于对SDRAM储存器的逻辑控制;所述的数据存储模块包括SDRAM存储器,采用芯片型号为K4S641632H,数据存储模块与数据处理模块连接;所述的数据输出模块采用芯片型号为DAC902,数据输出模块与数据处理模块连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于哈尔滨理工大学,未经哈尔滨理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201621256239.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top