[实用新型]一种亚纳秒级数字延时脉冲发生装置

摘要

本实用新型涉及一种亚纳秒级数字延时脉冲发生装置，包括触发信号生成模块、温补晶振、触摸屏和通信模块分别与FPGA模块连接，FPGA模块经斜坡电路模块和输出驱动模块与延时输出端口连接组成，斜坡电路模块经电容放电补偿模块与FPGA模块连接，输出驱动模块与FPGA模块连接构成。自触发模式具有自动一键校准功能，自动为每个通道校准到最优配置，解决人工校准误差大的问题。外触发模式具有电容自放电补偿功能，减小电容在数字延时阶段自放电对精度的影响。触发信号生成模块对不同频率的触发信号调理，提高关键技术指标。外触发模式输出晃动控制在0.8ns以内，自触发输出晃动控制在0.1ns以内。电路结构简单，体积小、重量轻、功耗低、成本低、操作简单方便。

主权项

一种亚纳秒级数字延时脉冲发生装置，包括触发信号生成模块(2)、温补晶振(3)、触摸屏(7)和通信模块(8)分别与FPGA模块(4)连接，FPGA模块(4)经斜坡电路模块(5)和输出驱动模块(6)与延时输出端口(9)连接组成，其特征在于，斜坡电路模块(5)经电容放电补偿模块(10)与FPGA模块(4)连接，输出驱动模块(6)与FPGA模块(4)连接构成。