[实用新型]一种实现监控CPU与开关机控制的电路

摘要

本实用新型公开了一种实现监控CPU与开关机控制的电路，其特征在于，包括电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10和R11，电容C1、C2、C3、C4和C5，三极管Q1、Q2和Q3，电源端，接地端，第一输入端GPIO1，第二输入端GPIO2，输出端power_cycle，计时器芯片；该计时器芯片包括U1单元和U2单元；该U1单元的第六端口通过电阻R1连接电源端，其第四端口通过电阻R2连接电源端，其第二端口通过电容C1连接接地端，其第一端口通过电阻R4连接第六端口。本实用新型利用NA556DR双计时器配合设计，比较好的实现了监控CPU工作以及开关机，并可通过调整电阻电容值来自由改变监控时间，设计灵活，通用性强，性能可靠。

主权项

一种实现监控CPU与开关机控制的电路，其特征在于，包括电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10和R11，电容C1、C2、C3、C4和C5，三极管Q1、Q2和Q3，电源端，接地端，第一输入端GPIO1，第二输入端GPIO2，输出端power_cycle，计时器芯片；该计时器芯片包括U1单元和U2单元；该U1单元的第六端口通过电阻R1连接电源端，其第四端口通过电阻R2连接电源端，其第二端口通过电容C1连接接地端，其第一端口通过电阻R4连接第六端口，其第一端口还通过电阻R4连接三极管Q1的漏极；三极管Q1的源极连接接地端，其栅极通过电阻R5连接接地端，其栅极还连接第一输入端GPIO1；该U1单元的第十四端口连接电源端，其第七端口连接接地端，其第三端口通过电容C3连接接地端，其第五端口通过电阻R3连接电源端，其第五端口还连接三极管Q2的漏极；该三极管Q2的源极连接接地端，其栅极通过电阻R6连接接地端，其栅极还连接第二输入端GPIO2；该U2单元的第八端口连接三极管Q2的漏极，其第十端口通过电阻R7连接电源端，其第十端口还通过电容C4连接接地端，其第十二端口和第十三端口均通过电阻R8连接电源端，并且，其第十二端口和第十三端口均通过电容C2连接接地端，其第十一端口通过电容C5连接接地端，其第九端口通过电阻R9连接电源端，其第九端口还通过电阻R10连接三极管Q3的基极；三极管Q3的发射极连接接地端，其集电极通过电阻R11连接电源端，其集电极还连接输出端power_cycle。