[发明专利]三维逻辑电路有效
| 申请号： | 201680006078.1 | 申请日： | 2016-01-20 |
| 公开（公告）号： | CN107210066B | 公开（公告）日： | 2021-06-15 |
| 发明（设计）人： | 普拉特尤沙·卡迈勒 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C19/28 | 分类号： | G11C19/28;G11C19/34;H03K3/356;H03K3/3562 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 赵腾飞 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种3D多位触发器可包含双层结构。所述双层结构可包含第一层，其包含用于所述多位触发器的共同时钟电路以及个别触发器的时钟驱动部分；及第二层，其包含用于所述多位触发器的共同扫描电路以及所述个别触发器的非时钟驱动部分。或者，所述第一层可包含所述共同时钟电路以及所述个别触发器的一部分，并且所述第二层可包含所述共同扫描电路以及所述个别触发器的另一部分。 | ||
| 搜索关键词： | 三维 逻辑电路 | ||
【主权项】：
一种集成电路，其包括：多位触发器电路，其具有多个单一位触发器电路，所述多个单一位触发器电路中的每个单一位触发器电路包括由时钟信号驱动的时钟部分及非时钟部分；共同时钟电路，所述多个单一位触发器电路的所述时钟部分中的每一者连接到所述共同时钟电路；共同扫描电路，所述多个单一位触发器电路的所述非时钟部分中的每一者连接到所述共同扫描电路；且其中所述多个单一位触发器电路的所述时钟部分在第一层中，并且所述多个单一位触发器电路的所述非时钟部分在位于所述第一层上方的第二层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680006078.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种教学用浮力实验装置
- 下一篇：具有缓冲翼片的端子护套
