[发明专利]用于可编程门阵列的逻辑块架构在审
| 申请号： | 201680006963.X | 申请日： | 2016-10-07 |
| 公开（公告）号： | CN107925410A | 公开（公告）日： | 2018-04-17 |
| 发明（设计）人： | L·鲁热;J·埃杜;S·A·马儿特埃利 | 申请（专利权）人： | 门塔公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 永新专利商标代理有限公司72002 | 代理人： | 刘瑜,王英 |
| 地址： | 法国蒙*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 用于FPGA的可编程逻辑块包括两个查找表(LUT)(41,44)。这些LUT(41,44)的配置信息由可编程控制器(43)提供，可编程控制器(43)本身纳入了LUT功能。该LUT功能的中间层基于在初始化模式期间进行的设置，提供了一种手段用于在操作模式下编程地控制主LUT(41,44)的行为。某些实施例还包括逻辑电路(35)，其与主LUT的可编程行为一起提供了一种手段用于在包括加法器、多路复用器、奇偶校验和扩展LUT以及多路复用器功能中有效率地实现多个共用逻辑功能。还描述了一种用于对包括这样的可编程逻辑块和对应的数据流的FPGA进行编程的方法。 | ||
| 搜索关键词： | 用于 可编程 门阵列 逻辑 架构 | ||
【主权项】：
一种可编程逻辑块，包括：第一LUT，具有第一多个数据输入、第二多个配置输入以及第三多个输出，以及第二LUT，具有第四多个数据输入以及第五多个配置输入以及第六多个输出，所述可编程逻辑块的特征在于还包括：可编程控制器，其具有分别连接到所述第二多个配置输入和所述第五多个配置输入中的每一个的输出，第七多个配置存储器单元，以及第八多个数据入口，其中所述第二多个配置输入和所述第五多个配置输入中的每一个的值由所述第八多个数据入口中的每一个上呈现的值与所述第七多个配置存储器单元的值一起以预定方式决定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于门塔公司，未经门塔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680006963.X/，转载请声明来源钻瓜专利网。
