[发明专利]多芯片封装链路有效
| 申请号： | 201680012402.0 | 申请日： | 2016-02-22 |
| 公开（公告）号： | CN107430569B | 公开（公告）日： | 2021-06-29 |
| 发明（设计）人： | M·韦格;Z·吴;V·伊耶;G·S·帕斯达斯特;M·S·比利泰拉;I·阿加瓦尔;L·K·郑;S·W·利姆;A·K·尤帕德亚亚 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36;G06F13/40 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 陈松涛;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 诸如逻辑PHY的片上系统可以被划分成具有固定路由的硬IP块，以及具有灵活路由的软IP块。每个硬IP块可以提供固定数量的通路。使用p个硬IP块，其中每个块提供n个数据通路，全部h＝n*p个硬IP数据通路被提供。其中，系统设计需要全部k个数据通路，可能k≠h，使得[k/n]硬IP块提供h＝n*p个可用的硬IP数据通路。在这种情况下，h‑k个通路可以被禁用。在通路反转发生的情况下，例如，在硬IP和软IP之间，领结路由可以通过在软IP内多路复用器状可编程开关的使用而被避免。 | ||
| 搜索关键词： | 芯片 封装 | ||
【主权项】：
一种装置，包括：p个硬计算块，其中，每个硬计算块用于提供n个数据通路并且具有固定路由，并且其中，所述p个硬计算块用于提供h＝n*p个能够利用的硬计算通路；以及至少一个软计算块，所述至少一个软计算块包括能够路由的逻辑，并且提供k个数据通路，其中，k≠h。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680012402.0/，转载请声明来源钻瓜专利网。
