[发明专利]用于在经暴露高速缓冲存储器停止运作时有效的时钟调整的方法及设备

摘要

响应于因高速缓冲存储器未命中所致的分派停止运作，降低处理器的时钟频率。在实施例中，倘若引发末级高速缓冲存储器未命中的加载指令为最旧加载指令及其中存在分派停止运作的连续处理器循环的数目超出阈值，且倘若自从末级高速缓冲存储器未命中以来的处理器循环的总数目不超过某一指定数目，那么针对所述加载指令降低所述处理器时钟频率。

主权项

1.一种处理器，其包括：寄存器堆，其具有寄存器；管线，其中在检测到引发末级高速缓冲存储器未命中的加载指令之后，同时在所述管线中不存在引发另一末级高速缓冲存储器未命中的其它未完成加载指令时，所述管线将所述加载指令的标识符存储在所述寄存器中且在所述寄存器中设定字段以指示所述寄存器的内容有效；及状态机，其耦合到所述寄存器堆及所述管线，其中所述状态机响应于所述管线将所述标识符存储在所述寄存器中而从初始状态转变到第一状态，所述状态机响应于所述加载指令为所述管线中的最旧加载指令而从所述第一状态转变到第二状态，且响应于所述处理器自从所述状态机转变到所述第二状态以来操作历经M个连续处理器时钟循环，所述状态机从所述第二状态转变到低频状态，其中M为整数；其中所述处理器在所述状态机处于所述初始、第一或第二状态时在第一时钟频率下操作，且在所述状态机处于所述低频状态时在第二时钟频率下操作，其中所述第一时钟频率比所述第二时钟频率高。