[发明专利]具有采用间隙壁的自对准体接触的沟槽MOSFET在审
| 申请号： | 201680060990.5 | 申请日： | 2016-10-17 |
| 公开（公告）号： | CN108140670A | 公开（公告）日： | 2018-06-08 |
| 发明（设计）人： | 管灵鹏;K·特里尔;S·乔 | 申请（专利权）人： | 维西埃-硅化物公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/66;H01L29/43 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 高伟;娄晓丹 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 具有采用间隙壁的自对准体接触的沟槽MOSFET。根据本发明的实施例，一种半导体器件包括半导体衬底，以及形成于所述半导体衬底中的至少两个栅极沟槽。所述沟槽中的每个包括栅电极。所述半导体器件还包括形成于所述半导体衬底中所述栅极沟槽之间的体接触沟槽。所述体接触沟槽在所述体接触沟槽的底部具有较低的宽度，以及在所述体接触沟槽之下具有欧姆体接触注入。所述欧姆体接触注入的水平范围至少是所述体接触沟槽的较低的宽度。 | ||
| 搜索关键词： | 体接触 衬底 半导体 半导体器件 沟槽MOSFET 栅极沟槽 间隙壁 自对准 栅电极 | ||
【主权项】：
一种半导体器件，包括：半导体衬底；形成在所述半导体衬底中的至少两个栅极沟槽，其中所述沟槽中每个包括栅电极；形成在所述半导体衬底中所述栅极沟槽之间的体接触沟槽，其在所述体接触沟槽的底部具有较低的宽度；以及在所述体接触沟槽之下的欧姆体接触注入，其中所述欧姆体接触注入的水平范围至少是所述体接触沟槽的所述较低的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于维西埃-硅化物公司，未经维西埃-硅化物公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680060990.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
