[发明专利]浮点(FP)加法低指令功能单元有效
| 申请号： | 201680068382.9 | 申请日： | 2016-11-23 |
| 公开（公告）号： | CN108292219B | 公开（公告）日： | 2023-05-26 |
| 发明（设计）人： | C.S.安德森;M.A.科内亚哈塞甘;E.奥尔德-艾哈迈德-瓦尔;R.瓦伦丁;J.科巴尔;N.阿斯塔费夫;M.J.查尼;M.B.吉尔卡;A.格拉德斯坦;S.鲁巴诺维奇;Z.斯珀伯 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 吕传奇;郑冀之 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种示例处理器包括寄存器和ADD低功能单元。所述寄存器存储第一、第二和第三浮点(FP)值。所述ADD低功能单元接收要执行ADD低运算的请求，并且响应于所述请求：将所述第一FP值与所述第二FP值相加以获得第一和值；对所述第一和值进行舍入以生成ADD值；将所述第一FP值与所述第二FP值相加以获得第二和值；将所述第二和值减去所述ADD值以生成差值；使所述差值归一化以获得归一化差值；对所述归一化差值进行舍入以生成ADD低值；并且将所述ADD低值发送到应用。 | ||
| 搜索关键词： | 浮点 fp 加法 指令 功能 单元 | ||
【主权项】：
1.一种处理器，其包括：寄存器，其中，所述寄存器用于存储第一浮点(FP)值和第二FP值；以及解码器，其用于：接收来自应用的要执行ADD低运算的请求；并且对所述请求进行解码；ADD低功能单元，其用于响应于所述请求：将所述第一FP值与所述第二FP值相加以获得第一和值；对所述第一和值进行舍入以生成ADD值；将所述第一FP值与所述第二FP值相加以获得第二和值；并且将所述第二和值减去所述ADD值以生成ADD低值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680068382.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于向量位字段压缩和扩展的指令和逻辑
- 下一篇：用于加速图形分析的装置和方法
