[发明专利]半导体模块

摘要

一种半导体模块（10）包括：衬底板（14）；半导体开关芯片（22a）和二极管芯片（24a），附连到衬底板（14）上的集电极导体（16），其中二极管芯片（24a）反并联电连接到半导体开关芯片（22a）；其中半导体开关芯片（22a）经由接合线（28）电连接到衬底板（14）上的发射极导体（18），从而提供第一发射极电流路径（50a），该发射极导体（18）相对于二极管芯片（24a）与半导体开关芯片（22a）相对地布置；其中半导体开关芯片（22a）的栅电极（40a）经由接合线（28）电连接到衬底板（14）上的栅极导体（20），从而提供栅极电流路径（54a），该栅极导体（18）相对于二极管芯片（24a）与半导体开关芯片（22a）相对地布置；以及其中发射极导体（18）的突出区域（44）在二极管芯片（24a）旁边朝第一半导体开关芯片（22a）延伸，并且第一半导体开关芯片（22a）经由接合线（28）与突出区域（44）直接连接，从而提供至少部分沿栅极电流路径（54a）延伸的附加发射极电流路径（52）。半导体开关芯片（22a）是第一半导体开关芯片，以及二极管芯片（24a）是第一二极管芯片，其布置在第一行（42a）中。半导体模块（10）还包括第二行（42b）的附连到集电极导体（16）的第二二极管芯片（24a、24b）和第二半导体开关芯片（22b），其中每个行的二极管芯片（24a、24b）反并联电连接到相同行的半导体开关芯片（22a、22b），以及第一和第二行（42a、42b）并联电连接。第一半导体开关芯片（22a）布置在第二二极管芯片（24b）旁边，以及第二半导体芯片（22b）布置在第一二极管芯片（24a）旁边。

主权项

1.一种半导体模块（10），包括：衬底板（14）；第一半导体开关芯片（22a）和第一二极管芯片（24a），附连到所述衬底板（14）上的集电极导体（16），其中所述第一二极管芯片（24a）反并联电连接到所述第一半导体开关芯片（22a）；其中所述第一半导体开关芯片（22a）经由接合线（28）电连接到所述衬底板（14）上的发射极导体（18），从而提供第一发射极电流路径（50a），所述发射极导体（18）相对于所述第一二极管芯片（24a）与所述第一半导体开关芯片（22a）相对地布置；其中所述第一半导体开关芯片（22a）的栅电极（40a）经由接合线（28）电连接到所述衬底板（14）上的栅极导体（20），从而提供第一栅极电流路径（54a），所述栅极导体（20）相对于所述第一二极管芯片（24a）与所述第一半导体开关芯片（22a）相对地布置；其中所述发射极导体（18）的突出区域（44）在所述第一二极管芯片（24a）旁边朝所述第一半导体开关芯片（22a）延伸，以及所述第一半导体开关芯片（22a）经由接合线（28）与所述突出区域（44）直接连接，从而提供至少部分沿所述第一栅极电流路径（54a）延伸的附加发射极电流路径（52）；其中所述第一半导体开关芯片（22a）以及所述第一二极管芯片（24a）布置在第一行（42a）中；其中所述半导体模块（10）还包括第二行（42b）的附连到所述集电极导体（16）的第二二极管芯片（24b）和第二半导体开关芯片（22b），其中每个行的所述二极管芯片（24a、24b）反并联电连接到相同行的所述半导体开关芯片（22a、22b），以及所述第一和第二行（42a、42b）并联电连接；其中所述第一半导体开关芯片（22a）布置在所述第二二极管芯片（24b）旁边，以及所述第二半导体芯片（22b）布置在所述第一二极管芯片（24a）旁边；其中所述第一和第二半导体开关芯片（22a、22b）经由接合线（28）电连接到所述衬底板（14）上的所述发射极导体（18）；其中所述发射极导体（18）布置在所述第一二极管芯片（24a）和所述第二半导体开关芯片（22b）旁边的所述半导体模块（10）的一侧上；其中所述第一和第二半导体开关芯片（22a、22b）的栅电极（40a、40b）电连接到所述栅极导体（20），所述栅极导体（20）布置在所述发射极导体（18）所布置在的所述半导体模块（10）的所述侧，使得所述第一半导体开关芯片（22a）的所述栅电极（40a）与所述栅极导体（20）之间的所述第一栅极电流路径（54a）比所述第二半导体开关芯片（22b）的所述栅电极（40b）与所述栅极导体（20）之间的第二栅极电流路径（54b）更长。