[发明专利]注入锁定型PLL电路有效

专利信息
申请号: 201680087908.8 申请日: 2016-07-27
公开(公告)号: CN109565282B 公开(公告)日: 2023-01-13
发明(设计)人: 佐藤一;有贺健太 申请(专利权)人: 株式会社索思未来
主分类号: H03L7/099 分类号: H03L7/099;H03L7/095
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 舒艳君;王秀辉
地址: 日本神*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种注入锁定型PLL电路,能够容易地进行相位控制。PFD(2)输出基于参照信号(RCK)和反馈信号(FB)的相位差或者频率差的检测信号,充电泵电路(3)基于该检测信号输出脉冲信号,环路滤波器(4)基于该脉冲信号输出控制电压。VCO(5)包含由多个延迟元件部(5a1~5a3)串联连接为环状而成的环形振荡器,上述延迟元件部包含并联连接的多个延迟元件(例如,逆变器电路(5b1、5c1)),通过基于控制电压控制环形振荡器的输出信号(X)的频率,并且基于上述的检测信号控制多个延迟元件中进行动作的个数,来控制环形振荡器的输出信号(X)的相位。分频电路(6)通过对上述的输出信号(X)进行分频生成反馈信号(FB),并输出反馈信号(FB)。
搜索关键词: 注入 锁定 pll 电路
【主权项】:
1.一种注入锁定型PLL电路,其特征在于,具有:相位频率比较电路,输出基于参照信号与反馈信号的相位差或者频率差的检测信号;充电泵电路,基于上述检测信号输出脉冲信号;环路滤波器,基于上述脉冲信号输出控制电压;电压控制振荡电路,包含由多个延迟元件部串联连接为环状而成的环形振荡器,上述延迟元件部包含并联连接的多个延迟元件,通过基于上述控制电压控制上述环形振荡器的输出信号的频率,并且基于上述检测信号控制上述多个延迟元件中进行动作的个数,来控制上述输出信号的相位;以及分频电路,通过对上述输出信号进行分频生成上述反馈信号,并输出上述反馈信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社索思未来,未经株式会社索思未来许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201680087908.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top