[发明专利]用于调制电桶敏感度的差异化硬掩模有效
| 申请号： | 201680091058.9 | 申请日： | 2016-12-23 |
| 公开（公告）号： | CN109997219B | 公开（公告）日： | 2023-08-04 |
| 发明（设计）人： | K·L·林;R·L·布里斯托尔;J·M·布莱克韦尔;R·胡拉尼;M·克雷萨克 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/033;G03F1/22;G03F7/20 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 王英;刘炳胜 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了基于用于调制针对半导体结构制造的电桶敏感度的差异化硬掩模的方法，以及所得到的结构。在一个示例中，一种制造用于集成电路的互连结构的方法包括在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层。在所述硬掩模层上形成多个电介质间隔体。所述硬掩模层被构图为形成多个第一硬掩模部分。与第一硬掩模部分交替地形成多个第二硬掩模部分。在交替的所述第一硬掩模部分和所述第二硬掩模部分上以及在多个电介质隔离物之间的开口中形成多个电桶。多个电桶中的选定电桶被暴露于光刻曝光并去除以限定过孔位置的集合。 | ||
| 搜索关键词： | 用于 调制 敏感度 异化 硬掩模 | ||
【主权项】：
1.一种制造用于集成电路的互连结构的方法，所述方法包括：在形成于衬底上方的层间电介质(ILD)层上方形成硬掩模层；在所述硬掩模层上形成多个电介质间隔体；对所述硬掩模层进行构图以形成多个第一硬掩模部分；形成与所述第一硬掩模部分交替的多个第二硬掩模部分；在交替的所述第一硬掩模部分和所述第二硬掩模部分上并且在所述多个电介质隔离物之间的开口中形成多个电桶，其中，形成在所述第一硬掩模部分上的电桶对电子束或极紫外(EUV)辐射的敏感度不同于形成在所述第二硬掩模部分上的电桶；以及将所述多个电桶中的选定电桶暴露于光刻曝光并去除所述选定电桶以限定过孔位置的集合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680091058.9/，转载请声明来源钻瓜专利网。
- 上一篇：隐形切割用粘着片
- 下一篇：半导体装置、控制装置以及半导体装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
