[发明专利]高级光刻和自组装装置有效
| 申请号： | 201680091835.X | 申请日： | 2016-12-23 |
| 公开（公告）号： | CN110337715B | 公开（公告）日： | 2023-08-25 |
| 发明（设计）人： | R.E.申克;R.L.布里斯托尔;K.L.林;F.格施泰因;J.M.布拉克韦尔;M.克里萨克;M.钱多克;P.A.尼胡斯;C.H.华莱士;C.W.沃德;S.西瓦库马;E.N.谭 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/027 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 徐予红;张金金 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述包括亚10nm节距图案化的高级光刻技术以及从其中所产生的结构。描述自组装装置及其制作方法。 | ||
| 搜索关键词： | 高级 光刻 组装 装置 | ||
【主权项】：
1.一种集成电路结构，包括：多个半导体主体，所述多个半导体主体从半导体衬底的表面突出，所述多个半导体主体具有通过部分主体部分所中断的栅格图案；沟槽隔离层，所述沟槽隔离层在所述多个半导体主体之间并且与所述多个半导体主体的下部相邻、但是没有与所述多个半导体主体的上部相邻，其中所述沟槽隔离层处于所述部分主体部分之上；一个或多个栅电极堆叠，所述一个或多个栅电极堆叠在所述多个半导体主体的所述上部的顶面上并且与所述多个半导体主体的所述上部的侧壁横向相邻并且在所述沟槽隔离层的部分上；以及后道工艺(BEOL)金属化层，所述后道工艺(BEOL)金属化层在所述一个或多个栅电极堆叠上方，所述BEOL金属化层包括沿相同方向的多个交替第一和第二导电线类型，其中所述第一导电线类型的总组成与所述第二导电线类型的总组成是不同的。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680091835.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
