[发明专利]制造半导体装置的方法有效
申请号: | 201710017494.8 | 申请日: | 2017-01-11 |
公开(公告)号: | CN106997849B | 公开(公告)日: | 2022-12-30 |
发明(设计)人: | 金大益;金奉秀;朴济民;黄有商 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/308 | 分类号: | H01L21/308 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 张帆;张青 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种制造半导体装置的方法。所述方法可包括以下步骤:蚀刻外围区上的本体图案以形成图案并且随后在单元区和外围区二者上形成层。所述方法可包括:形成从单元区延伸至外围区上的线图案;以及随后在单元区和外围区二者上形成层。 | ||
搜索关键词: | 制造 半导体 装置 方法 | ||
【主权项】:
一种制造半导体装置的方法,包括步骤:在衬底上形成蚀刻目标层,所述衬底包括单元区和外围区;在蚀刻目标层上形成多个第一图案和初级图案,所述多个第一图案形成在单元区上,所述多个第一图案中的每一个具有第一宽度,并且初级图案形成在外围区上;在所述多个第一图案和所述初级图案上共形地形成间隔件层;在间隔件层上形成多个第一掩模图案,所述多个第一掩模图案中的第一个形成在单元区上,并且所述多个第一掩模图案中的第二个和第三个位于外围区上并暴露出间隔件层的一些部分;利用所述多个第一掩模图案作为蚀刻掩模对外围区上的间隔件层和初级图案进行蚀刻,以在外围区上形成多个第二图案;在所述多个第一图案和所述多个第二图案上形成第一层;蚀刻第一层和间隔件层直至暴露出所述多个第一图案和所述多个第二图案的顶表面,以在单元区上形成多个第三图案和多个间隔件;以及各向异性地蚀刻所述多个间隔件,以形成暴露出所述多个第一图案和所述多个第三图案的侧表面的多个开口。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710017494.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种动车组撒砂控制系统及该动车组
- 下一篇:一种轨道车辆的渡板装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造