[发明专利]一种基于FPGA的有源配电网实时仿真器模数接口设计方法

摘要

一种基于FPGA的有源配电网实时仿真器模数接口设计方法在FPGA中生成实时仿真器驱动时钟，生成模数转换板卡的驱动时钟及模数转换板卡的使能信号，使模数转换板卡处于持续工作状态；将模数转换板卡输出的数字信号写入FPGA的双端口存储器RAM中；设置仿真时刻启动仿真；仿真时间向前推进一个步长；实现模数转换板卡输出的数字信号的跨时钟域转化；对双端口存储器RAM中读出的数字信号进行FIR滤波处理；将FIR滤波处理后输出的数字信号转换为64位双精度浮点数供实时仿真器使用；判断物理时间是否达到仿真时刻；判断仿真时间是否达到设定的仿真终了时刻。本发明在保证仿真器模数接口通讯速度和通用性的同时，实现了仿真器对外部模拟信号有效、高速的采样。

主权项

一种基于FPGA的有源配电网实时仿真器模数接口设计方法，其特征在于，包括如下步骤：1)在FPGA中生成实时仿真器驱动时钟clk_sim，生成模数转换板卡的驱动时钟clk_ad及模数转换板卡的使能信号oe_ad，设置FIR滤波器参数m，计算滤波器阶数N＝2m，设置0至N‑1阶FIR滤波器抽头系数，使模数转换板卡处于持续工作状态；2)将模数转换板卡输出的数字信号写入FPGA的双端口存储器RAM中，双端口存储器RAM的写时钟为clk_ad，双端口存储器RAM的写地址设置为循环状态；3)设置仿真时刻t＝0，启动仿真；4)仿真时间向前推进一个步长，t＝t+Δt；5)在实时仿真器驱动时钟的每个周期内，FPGA选定当前双端口存储器RAM的写地址addr_w，经由两个寄存器将模数转换板卡的驱动时钟clk_ad时域中的写地址信号addr_w赋值给实时仿真器驱动时钟clk_sim时域中的地址信号ini_addr_r，FPGA选取地址信号ini_addr_r及所述地址信号ini_addr_r之前的N‑1个地址信号，并将这N个地址信号对应的数字信号以实时仿真器驱动时钟clk_sim从双端口存储器RAM中读出，用于实现模数转换板卡输出的数字信号的跨时钟域转化；6)对双端口存储器RAM中读出的数字信号进行FIR滤波处理；7)将FIR滤波处理后输出的数字信号，经FPGA中的定点数转浮点数模块，转换为64位双精度浮点数供实时仿真器使用；8)判断物理时间是否达到t，如达到t，则进入下一步，否则返回步骤5)；9)判断仿真时间是否达到设定的仿真终了时刻，如达到设定的仿真终了时刻，则仿真结束，否则返回步骤4)。