[发明专利]针对沟槽原位掺杂然后未掺杂多晶硅填充料

摘要

本申请涉及针对沟槽原位掺杂然后未掺杂多晶硅填充料。一种用于制造集成电路(IC)的方法(100)，其包括在基板上的半导体层中刻蚀(101)具有纵横比(AR)≥5和沟槽深度≥10μm的沟槽。沿着沟槽的壁形成(102)电介质衬垫。具有第一厚度的原位掺杂多晶硅层被沉积(104)在沟槽内，以形成部分地衬有电介质填充的沟槽。具有大于第一厚度的第二厚度的未掺杂多晶硅层被沉积(105)在原位掺杂多晶硅层上以完成填充沟槽，以提供多晶硅填充的沟槽。完成制造IC之后，掺杂多晶硅填充料基本上是无空隙的多晶硅并且具有在25℃时≤60欧姆/平方(ohms/sq)的薄层电阻。该方法能够包括在沉积多晶硅之前在电介质衬垫的底部处刻蚀(103)开口，以提供用于半导体层的欧姆接触。

主权项

一种制造集成电路即IC的方法，所述方法包括：在基板上的半导体层中刻蚀沟槽，其具有纵横比即AR≥5并且沟槽深度≥10μm；沿着所述沟槽的壁形成电介质衬垫，以形成衬有电介质的沟槽，以及沉积初始的原位掺杂多晶硅层，其具有在所述沟槽内的第一厚度，以形成部分衬有电介质的多晶硅填充的沟槽；沉积未掺杂多晶硅层，其具有大于所述初始的原位掺杂多晶硅层上的所述第一厚度的第二厚度，以完成填充所述衬有电介质的沟槽，以提供多晶硅填充的沟槽；其中，在完成IC的所述制造之后，所述多晶硅填充的沟槽基本上是无空隙的多晶硅，并且具有在25℃时小于或等于≤60欧姆/平方的薄层电阻。